MC145750
MOTOROLA
5
管脚 描述
电源 供应
V
SS
数字的
地面
(管脚
6,
44)
这些是 这 负的 电源 供应输入 管脚 至 这 digi-
tal portion 的 这 设备 和 是 连接 至 地面 (0 v).
V
DD
积极的
电源
供应
输入
(管脚
7,
43)
这些是 这 积极的 电源 供应 输入 管脚至 这 digi-
talportion 的 这 设备. typical 运行电压 范围 是
3.3v 在 daref3 = h, 5.0 v 在 daref1 = h. 电源 应当 是
喂养同时发生地 和 daV
DD
管脚 在 顺序 至 避免 任何 pos-
sible 损坏 至 这 设备.
DAV
DD
积极的 电源 供应 输入 为 dacs (管脚 13)
这个是 这 积极的 电源 供应输入 管脚 至 这 相似物
portion的 这 设备. typical 运行 电压 范围 是 2.7 v
至 5.5 v.
DAV
SS
相似物 地面 为 dacs (管脚 14)
这个 是这 负的 电源 供应 管脚 至 这 相似物 portion
的 这 设备 和 是 连接 至 地面.
模式 控制 和 测试
mode0 – mode2
正常的/测试 模式 选择 (管脚 1, 2, 3)
这些管脚 必须 是 连接 至 地面 为 正常的 opera-
tion.为 系统 测试, pn 模式 一代 模式 将 是
performed when mODE0 = h 一个nd mODE1, mODE2 = l.
PN511信号 是 喂养 至 这 encoder instead 的 输入 数据 从
TXD管脚. 数据 变换 定时是 这 一样 作 这 正常的 opera-
tion模式 和 burst 定时 表明 用 ds管脚 是 安静的 有效的 为
这 设备. 这 pn511 信号 是 监控 在 这 pno 管脚.
测试
测试 模式 (管脚 4)
这设备 运作正常情况下 当 这个 管脚 是 使保持 低.
当这个 信号 是 高, 这 设备 enters 在 工厂测试
模式.仅有的 一个 模式 是 允许 至 是 enacted 用 用户 为
pn 模式.
DRATE
data–rate 选择 (管脚 9)
这个 管脚 能选择 高 数据 比率 当 它 是 低, 此类 作 在
phs 产品.
QPSK
(d)qpsk/
π
/4–shift qpsk 模式 选择 (管脚 10)
这设备 运作 作 一个
π
/4–qpsk encoder 当 这个
管脚是 使保持 高. 用 制造 这个 管脚 低, 它 功能 作 non–
变换differential qpsk encoder. 所有 的 这 功能 是 这
一样 在 两个都 模式.
pn0/tb8
pn511 测试 模式 输出/测试 总线 8 (管脚 23)
这个是 这 输出 数据 的 pn511 test–pattern 在 正常的
模式.当 这 pn 模式 发生器 输出 至 这个 管脚, 它
能是 输出 i/q管脚 和 数据 从 txd 管脚 将 是 ig-
nored.如果 这 ds 信号 是 l, i/q 管脚 停止 但是pn 数据 stream
将 是 输出.
tb0 – tb7
测试 总线 (管脚 24, 26 – 32)
这些管脚是 使用 在 工厂 测试 和 应当 是 con-
nected 至 地面 为 正常的 运作.
PLL
int/ext pll 时钟 选择 (管脚 41)
当这个 管脚 是 连接 至 地面, 这 pll 是 起作用的
和 定时 将 是 发生 内部. 当 这个 管脚 是 con-
nected 至 v
DD
, 定时 应当 是 应用 至 这 eclk 管脚.
数字的 接口 管脚
bw/tb9
burst window 输出/测试 总线 9 (管脚 22)
这个输出 indicates 当 modulated baseband i/q sig-
nals是 输出 从 这个 设备. 这个 管脚是 使用 作 这 trans-
使命 控制 信号 为 节省 电源 为 rf.
ECLK
外部 时钟 输入 (管脚 42)
当 这 内部的 定时 发生器 和 pll 是 不 使用 在
这系统, 这个 管脚 必须有 15.36 mhz 应用 作 一个 sys-
tem 时钟 为 这个 设备. 这个 管脚 是 连接 至 地面 为
正常的 运作.
DCLK
数据 变换 时钟 输入 (管脚 45)
这个是 这 变换 时钟 输入 为 这 transmit 数据 输入 和是
典型地384 khz 为 这 phs (drate 管脚 = l) 和 42 khz
为 这 pdc (drate 管脚 = h) 应用. 这 数据 输入 oc-
curs在 这 rising 边缘 的 这 dclk. 为 burst–type 系统
此类作 这 tdma 数据 传递 产品, 这个 信号
必须是 同步 和 这rising/下落 边缘 的 这 ds
管脚 (数据 slot 定时 输入).
ds/stby
数据 slot 定时/备用物品 输入 (管脚 46)
为burst–type, 这个输入 信号 indicates 当 transmit
数据是 有效的 为 这 设备. 它的 持续时间 必须 是 equal 和
这号码 的 输入 数据 至 这设备, 和 它的 转变 必须
是 排整齐 和 这 rising 边缘 的 这 dclk 信号.
当 一个 逻辑 l 是 应用 至 这个 管脚, 所有 数字的 portions ex-
cept这 定时 发生器 是 不 clocked 和 这 设备 是 在
一个低 电源 消耗 模式. 当 一个 逻辑 h 是 应用 con-
tinuously, 所有 输入 数据 是 encoded 作 有效的 数据.
TXD
transmit 数据 输入 (管脚 47)
数据位 streams至 是 transmitted 是 输入 至 这个 管脚. 这
数据是 有效的 仅有的 当 这 ds (管脚 46) 是 asserted (高). 它的
转变should be synchronized w它h rising edge of the
dclk (管脚 45).
: 点此下载
