rev. c–16–
ad7816/ad7817/ad7818
读 运作
图示 20 显示 这 定时 图解 为 一个 串行 读 从 这
ad7817.
CS
是 brought 低 至 使能 这 串行 接口 和 rd/
WR
是 设置 逻辑 高 至 表明 那 这 数据 转移 是 一个 串行 读
从 这 ad7817. 这 rising 边缘 的 rd/
WR
clocks 输出 这 第一
数据 位 (db9), subsequent 位 是 clocked 输出 在 这 下落 边缘
的 sclk (除了 为 这 第一 下落 sclk 边缘) 和 是 有效的 在
这 rising 边缘. 10 位 的 数据 是 transferred 在 一个 读 opera-
tion. 不管怎样, 这 用户 有 这 选择 的 clocking 仅有的 第八 位 如果
这 全部 10 位 的 这 转换 结果 是 不 必需的. 这 串行
数据 能 是 accessed 在 一个 号码 的 字节 如果 10 位 的 数据 是
正在 读. 不管怎样, rd/
WR
必须 仍然是 高 为 这 持续时间 的
这 数据 转移 运作. 在之前 开始 一个 新 数据 读 opera-
tion 这 rd/
WR
信号 必须 是 brought 低 和 高 又一次. 在 这
终止 的 这 读 运作, 这 d
输出
线条 enters 一个 高 阻抗
状态 在 这 rising 边缘 的 这
CS
或者 这 下落 边缘 的 rd/
WR
,
whichever occurs 第一. 这 readback 处理 是 一个 引起破坏
处理 在 那 once 这 数据 是 读 后面的 它 是 erased. 一个 转换
必须 是 完毕 又一次; 否则 非 数据 将 是 读 后面的.
写 运作
图示 20 也 显示 一个 控制 字节 写 运作 至 这 ad7817.
这 rd/
WR
输入 变得 低 至 表明 至 这 部分 那 一个 串行
写 是 关于 至 出现. 这 ad7817 控制 字节 是 承载 在
这 rising 边缘 的 这 第一 第八 时钟 循环 的 这 串行 时钟
和 数据 在 所有 subsequent 时钟 循环 正在 ignored. 至 carry
输出 一个 第二 successive 写 运作, 这 rd/
WR
信号 必须
是 brought 高 和 低 又一次.
simplifying 这 串行 接口
至 降低 这 号码 的 interconnect 线条 至 这 ad7817,
这 用户 能 连接 这
CS
线条 至 dgnd. 这个 是 可能 如果
这 ad7817 是 不 分享 这 串行 总线 和 另一 设备. 它
是 也 可能 至 系 这 d
在
和 d
输出
线条 一起. 这个
arrangement 是 兼容 和 这 8051 微控制器. 这
68hc11, 68hc05, 和 pic16cxx 能 是 配置 至 运作
和 一个 单独的 串行 数据 线条. 在 这个 方法 这 号码 的 线条
必需的 至 运作 这 串行 接口 能 是 减少 至 三,
i.e., rd/
WR
, sclk, 和 d
在/输出
(看 图示 6).
ad7816 和 ad7818 串行 接口 模式
这 串行 接口 在 这 ad7816 和 ad7818 是 一个 3-线
接口 和 读 和 写 能力. 数据 是 读 从 这
DB9 DB8 DB7
DB0
DB1
DB7 DB6
DB5
DB1
DB0
SCLK
D
在
132
123
910
rd/
WR
CS
t
4
t
7
t
10
t
14a
t
14b
t
13
t
12
t
11
t
8
t
9
t
5
t
6
87
控制 字节
D
输出
图示 20. ad7817 串行 接口 定时 图解
输出 寄存器 和 这 控制 字节 是 写 至 这 ad7816
和 ad7818 通过 这 d
在/输出
线条.这 部分 运作 在 一个 从动装置
模式 和 需要 一个 externally 应用 串行 时钟 至 这 sclk
输入 至 进入 数据 从 这 数据 寄存器 或者 写 这 控制
字节. 这 rd/
WR
线条 是 使用 至 决定 whether 数据 是
正在 写 至 或者 读 从 这 ad7816 和 ad7818. 当
数据 是 正在 写 至 这 设备 这 rd/
WR
线条 是 设置 逻辑
低 和 当 数据 是 正在 读 从 这 部分 这 线条 是 设置
逻辑 高 (看 图示 21). 这 串行 接口 在 这 ad7816
和 ad7818 是 设计 至 准许 这 部分 至 是 连接 至
系统 那 提供 一个 串行 时钟 那 是 同步 至 这
串行 数据, 此类 作 这 80c51, 87c51, 68hc11, 68hc05, 和
pic16cxx 微控制器.
读 运作
图示 21 显示 这 定时 图解 为 一个 串行 读 从 这
ad7816 和 ad7818. 这 rd/
WR
是 设置 逻辑 高 至 表明
那 这 数据 转移 是 一个 串行 读 从 这 设备. 当
rd/
WR
是 逻辑 高 这 d
在/输出
管脚 变为 一个 逻辑 输出
和 这 第一 数据 位 (db9) 呈现 在 这 管脚. subsequent 位
是 clocked 输出 在 这 下落 边缘 的 sclk, 开始 和 这
第二 sclk 下落 边缘 之后 rd/
WR
变得 高 和 是 有效的
在 这 rising 边缘 的 sclk. ten 位 的 数据 是 transferred
在 一个 读 运作. 不管怎样 这 用户 有 这 选择 的
clocking 仅有的 第八 位 如果 这 全部 10 位 的 这 转换 结果
是 不 必需的. 这 串行 数据 能 是 accessed 在 一个 号码 的
字节 如果 10 位 的 数据 是 正在 读; 不管怎样, rd/
WR
must
仍然是 高 为 这 持续时间 的 这 数据 转移 运作. 至
carry 输出 一个 successive 读 运作 这 rd/
WR
管脚 必须 是
brought 逻辑 低 和 高 又一次. 在 这 终止 的 这 读 opera-
tion, 这 d
在/输出
管脚 变为 一个 逻辑 输入 在 这 下落 边缘
的 rd/
WR
.
写 运作
一个 控制 字节 写 运作 至 这 ad7816 和 ad7818 是
也 显示 在 图示 21. 这 rd/
WR
输入 变得 低 至 表明
至 这 部分 那 一个 串行 写 是 关于 至 出现. 这 ad7816
和 ad7818 控制 字节 是 承载 在 这 rising 边缘 的 这
第一 第八 时钟 循环 的 这 串行 时钟 和 数据 在 所有 subse-
quent 时钟 循环 正在 ignored. 至 carry 输出 一个 successive 写
至 这 ad7816 或者 ad7818 这 rd/
WR
管脚 必须 是 brought
逻辑 高 和 低 又一次.
: 点此下载
