介绍
MOTOROLA
m68060 用户’s 手工的
1-7
这 integer 单位 实现 一个 subset 的 这 mc68040 操作指南 设置. 这 fpu 实现
一个 subset 的 这 mc68881/2 coprocessor 操作指南 设置. 这 操作指南 和 数据 记忆
单位
manage 这 atcs 和 这 操作指南 和 数据 caches. 这 atcs 提供 在-碎片 贮存-
age 为 这 paged mmu’s 大多数 recently 使用 地址 translations. 这 数据 和 操作指南
caches 包含 这 逻辑 需要 至 读, 写, 更新, invalidate, 和 完全齐平 这 caches.
这 总线 控制 manages 这 接口 在 这 mmus 和 这 外部 总线. snoop
invalidation 是 supported 至 维持 cache consistency 用 monitoring 这 外部 总线 当
这 处理器 是 不 这 电流 主控.
1.4.2 integer 单位
这 mc68060’s integer 单位 carries 输出 logical 和 arithmetic 行动. 这 integer 单位
包含 一个 操作指南 fetch 控制, 一个 操作指南 执行 控制, 和 一个 branch tar-
得到 cache. 这 superscalar 设计 的 这 mc68060 提供 双 执行 pipelines 在 这
操作指南 执行 控制, 供应 同时发生的 执行.
这 superscalar 运作 的 这 integer 单位 能 是 无能 在 软件, turning 止 这 秒-
ond 执行 pipeline 为 debugging. disabling 这 superscalar 运作 也 lowers 每-
formance 和 电源 消耗量.
1.4.2.1 操作指南 fetch 单位.
这 操作指南 fetch 单位 包含 一个 操作指南
fetch pipeline 和 这 逻辑 那 接口 至 这 branch cache. 这 操作指南 fetch pipeline
组成 的 四 stages, 供应 这 能力 至 prefetch 说明 在 进步 的 它们的 真实的
使用 在 这 操作指南 执行 控制. 这 持续的 fetching 的 说明 keeps 这
操作指南 执行 控制 busy 为 这 greatest 可能 效能. 每 操作指南
passes 通过 各自 的 这 四 stages 在之前 进去 这 操作指南 执行 控制.
这 四 stages 在 这 操作指南 fetch pipeline 是:
1. 操作指南 地址 计算 (iag)—the 模拟的 地址 的 这 操作指南 是 deter-
mined.
2. 操作指南 fetch (ic)—the 操作指南 是 fetched 从 记忆.
3. early decode (ied)—the 操作指南 是 前-解码 为 pipeline 控制 信息.
4. 操作指南 缓存区 (ib)—the 操作指南 和 它的 pipeline 控制 信息 是 缓冲
直到 这 integer 执行 pipeline 是 准备好 至 处理 这 操作指南.
这 branch cache plays 一个 主要的 role 在 实现 这 效能 水平 的 这 mc68060.
这 concept 的 这 branch cache 是 至 提供 一个 mechanism 那 准许 这 操作指南 fetch
pipeline 至 发现 和 改变 这 操作指南 stream 在之前 这 改变 的 流动 affects 这
操作指南 执行 控制.
这 branch cache 是 examined 为 一个 有效的 branch entry 之后 各自 操作指南 fetch 地址
是 发生 在 这 操作指南 fetch pipeline. 如果 一个 hit 做 不 出现 在 这 branch 目标
cache, 这 操作指南 fetch pipeline 持续 至 fetch 说明 sequentially. 如果 一个 hit
occurs 在 这 branch cache, 表明 一个 branch 带去 操作指南, 这 电流 操作指南
stream 是 discarded 和 一个 新 操作指南 stream 是 fetched 开始 在 这 location 表明
用 这 branch cache.
: 点此下载
