MCM67D709
2
motorola 快 sram
块 图解
K
9
9
9
寄存器
控制
写
驱动器
a0 – a16
W
PIE
SIE
POE
SOE
128k x 9 排列
数据
寄存器
数据
寄存器
数据
获得
数据
获得
SENSE
放大器
sdq0 – sdq7, sdqp
pdq0 – pdq7, pdqp
函数的 真实 表格
(看 注释 1 和 2)
W
PIE SIE POE SOE 模式
记忆 subsystem
循环
pdq0 – pdq7,
pdqp 输出
sdq0 – sdq7,
sdqp 输出
注释
1 1 1 0 1 读 处理器 读 数据 输出 High–Z 3
1 1 1 1 0 读 copy 后面的 High–Z 数据 输出 3
1 1 1 0 0 读 双 总线 读 数据 输出 数据 输出 3
1 X X 1 1 读 NOP High–Z High–Z
X 0 0 X X n/一个 NOP High–Z High–Z 2, 4
0 0 1 1 1 写 处理器 写 hit 数据 在 High–Z 2, 5
0 1 0 1 1 写 Allocate High–Z 数据 在 2, 5
0 0 1 1 0 写 写 通过 数据 在 stream 数据 2, 6
0 1 0 0 1 写 allocate 和 stream stream 数据 数据 在 2, 6
1 0 1 1 0 n/一个 cache inhibit 写 数据 在 stream 数据 2, 6
1 1 0 0 1 n/一个 cache inhibit 读 stream 数据 数据 在 2, 6
0 1 1 X X n/一个 NOP High–Z High–Z 4
X 0 1 0 0 n/一个 Invalid 数据 在 Stream 2, 7
X 0 1 0 1 n/一个 Invalid 数据 在 High–Z 2, 7
X 1 0 0 0 n/一个 Invalid Stream 数据 在 2, 7
X 1 0 1 0 n/一个 Invalid High–Z 数据 在 2, 7
注释:
1. 一个‘0’ 代表 一个 输入 电压
≤
V
IL
和 一个 ‘1’ 代表 一个 输入 电压
≥
V
IH
. 所有 输入 必须 satisfy 这 指定 建制 和 支撑 时间
为 这 下落 或者 rising 边缘 的 k. 一些 entries 在 这个 真实 表格 代表 latched 值. 其它 可能 结合体 的 控制 输入 不
covered用 这个 便条 或者 这 表格 在之上 是 不 supported 和 这 rams 行为 是 不 指定.
2. 如果也 ie
信号 是 抽样 低 在 这 rising 边缘 的 时钟, 这 相应的 oe是 一个 don’t 小心, 和 这 相应的 输出 是
high–z.
3. 一个读 循环 是 定义 作 一个 循环 在哪里 数据 是 驱动 在 这 内部的 数据 总线 用 这 内存.
4. 非 内存 循环 是 执行.
5. 一个写 循环 是 定义作 一个 循环 在哪里 数据 是 驱动 面向 这 内部的 数据 总线 通过 一个 的 这 数据 i/o 端口 (pdq0 – pdq7 和
PDQP或者 sdq0 – sdq7 和 spdq), 和 写 在 这 内存.
6. 数据是 驱动 在 这 内部的 数据 总线 用 一个 i/o 端口 通过 它的 数据 输入 寄存器 和 latched 在 这 数据 输出 获得 的 这 其它
i/o 端口.
7. 数据 contention 将 出现.
: 点此下载
