march 2004 11
m9999-031504
mic2589/2595 Micrel
函数的 描述
hot swap 嵌入
当 电路 boards 是 inserted 在 系统 carrying live
供应 电压 (
“
hot swapped
”
), 高 inrush 电流 常常
结果 预定的 至 这 charging 的 大(量) 电容 那 resides
横过 这 电路 板
’
s 供应 管脚. 这些 电流 尖刺
能 导致 这 系统
’
s 供应 电压 至 temporarily go 输出
的 规章制度 造成 数据 丧失 或者 系统 锁-向上. 在 更多
extreme 具体情况, 这 过往旅客 occurring 在 一个 hot swap
事件 将 导致 永久的 损坏 至 连接器 或者 在-
板 组件.
这 mic2589 和 这 mic2595 是 设计 至 地址
这些 issues 用 限制的 这 最大 电流, 这个 是
允许 至 流动 在 hot swap events. 这个 是 达到 用
implementing 一个 常量-电流 循环 在 转变-在. 在 增加
至 inrush 电流 控制, 这 mic2589 和 这 mic2595
包含 输入 电压 supervisory 功能 和 用户-
可编程序的 overcurrent 保护, 因此 供应 ro-
bust 保护 为 两个都 这 系统 和 这 电路 板.
开始-向上 循环
当 这 输入 电压 是 至 这 ic 是 在 这 超（电）压
和 欠压 门槛 (mic2589 和 mic2589r) 或者 是
更好 比 v
在
(mic2595 和 mic2595r), 一个 开始 循环 是
initiated. 当 这 ic 是 使能, 这 门 管脚 电压 rises
从 0v 和 遵守 至 v
EE
至 大概 10v 在之上 v
EE
.
这个 10v 门 驱动 是 sufficient 至 全部地 增强 commonly
有 电源 mosfets 为 这 最低 可能 直流 losses.
电容 c
门
compensates 电路系统 内部的 至 这 ic,
当 r4 降低 这 潜在的 为 高 频率 parasitic
振动 从 occurring 在 m1. 这 流 电流 的 这
场效应晶体管 是 管制 至 确保 那 它 从不 超过 这
编写程序 门槛, 作 描述 在 这
“
电路 breaker
函数
”
部分.
电容 c
过滤
sets 这 值 的 overcurrent 探测器
延迟, t
FLT
, 这个 是 这 时间 为 这个 一个 overcurrent 事件
必须 last 至 信号 一个 故障 情况 和 至 导致 一个 输出
获得-止. 这些 设备 将 是 驱动 一个 电容的 加载 在
大多数 产品, 所以 一个 合适的 选择 值 的 c
过滤
阻止 false-, 或者 nuisance-, tripping 在 转变-在 作 好 作
供应 免除 至 噪音 尖刺 之后 这 开始-向上 循环 是
完全. 这 程序 为 selecting 一个 值 为 c
过滤
是
给 在 这
“
电路 breaker 函数
”
部分.
电阻 r4, 在 序列 和 这 电源 场效应晶体管
’
s 门, 将 是
必需的 在 一些 layouts 至 降低 这 潜在的 为 para-
sitic 振动 occurring 在 m1. 便条 though, 那 阻抗
在 这个 设备 的 这 电路 有 一个 slight destabilizing 效应
在之上 这 mic2589/95
’
s 电流 规章制度 循环. 如果 可能,
使用 高-频率 pcb 布局 技巧 和 使用 一个 dummy
电阻, 此类 那 r4 = 0
Ω
. 如果 在 prototyping 一个 r4 是
必需的, 一般 值 为 r4 范围 在 4.7
Ω
至 20
Ω
为 各种各样的 电源 mosfets.
这 电源-好的 输出 信号
为 这 mic2589/95-1 和 mic2589r/95r-1, 电源-好的
输出 信号 pwrgd1 将 是 高 阻抗 当 v
流
drops 在下 v
PGTH
, 和 将 拉-向下 至 v
流
当
V
流
是 在之上 v
PGTH
. 为 这 mic2589/95-2 和 这
mic2589r/95r-2, 电源-好的 输出 信号 /pwrgd1 将
拉 向下 至 这 潜在的 的 这 v
流
管脚 当 v
流
drops 在下 v
PGTH
和 将 是 高 阻抗 当 v
流
是 在之上 v
PGTH
. hence, 这 -1 部分 有 一个 起作用的-高
PWRGD
X
信号 和 这 -2 部分 有 一个 起作用的-低 /pwrgd
X
输出. pwrgd
X
(或者 /pwrgd
X
) 将 是 使用 作 一个 使能
信号 为 一个 或者 更多 下列的 直流/直流 转换器 modules 或者
为 其它 系统 使用 作 desired. 当 使用 作 一个 使能
信号, 这 时间 需要 为 这 pwrgd (或者 /pwrgd)
信号 至 拉-向上 (当 在 高 阻抗 状态) 将 取决于
在之上 这 加载 (rc) 那 是 呈现 在 这个 输出.
电源-好的 输出 信号 pwrgd2 (/pwrgd2) 和
pwrgd3 (/pwrgd3) follow 这 assertion 的 pwrgd1
(/pwrgd1) 和 一个 sequencing 延迟 设置 用 一个 外部
电容 (c
PG
) 从 这 控制
’
s pgtimer 管脚 (管脚 2) 至
V
EE
. 一个 expression 为 这 sequencing 延迟 在
pwrgd2 和 pwrgd1 是 给 用:
t
VC
I
PGDLY2 1
thresh(pg2) PG
PGTIMER
−
=
×
在哪里 v
thresh(pg2)
(= 0.63v, 典型地) 是 这 pwrgd2
门槛 电压 为 pgtimer 和 i
PGTIMER
(= 45
µ
一个, typi-
cally) 是 这 内部的 pgtimer 承担 电流. similarly, 一个
expression 为 这 sequencing 延迟 在 pwrgd3 和
pwrgd2 是 给 用:
t
V
–
VC
I
PGDLY3 2
thresh(pg3) thresh(pg2) PG
PGTIMER
−
=
()
×
在哪里 v
thresh(pg3)
(= 1.15v, 典型地) 是 这 pwrgd3
门槛 电压 为 pgtimer. 因此, 电源-好的 输出-
放 信号 pwrgd2 (/pwrgd2) 将 是 delayed 之后 这
assertion 的 pwrgd1 (/pwrgd1) 用:
t
pgdly2-1
(ms)
≅
14
×
C
PG
(
µ
f) ms
电源-好的 输出 信号 pwrgd3 (/pwrgd3) 跟随 这
assertion 的 pwrgd2 用 一个 延迟:
t
pgdly3-2
(ms)
≅
11.5
×
C
PG
(
µ
f) ms
为 例子, 为 一个 10
µ
f 值 为 c
PG
, 电源-好的 输出
信号 pwrgd2 将 是 asserted 140ms 之后 pwrgd1.
电源-好的 信号 pwrgd3 将 然后 是 asserted 140ms
之后 pwrgd2 和 255ms之后 这 assertion 的 pwrgd1.
这 relationships 在 v
流
, v
PGTH
, pwrgd1,
pwrgd2, 和 pwrgd3 是 显示 在 图示 6.
: 点此下载
