mpc852t 硬件 规格, rev. 3.1
12 freescale 半导体
布局 practices
这 mbmr[gplb4dis], papar, padir, pbpar, pbdir, pcpar, 和 pcdir 应当 是 配置 和 这
mandatory 值 在
Table6在 这 激励 代号 之后 这 重置 deasserts.
11 布局 practices
各自 v
DD
管脚 在 这 mpc852t 应当 是 提供 和 一个 低-阻抗 path 至 这 板’s 供应. 各自 地
管脚 应当 likewise 是 提供 和 一个 低-阻抗 path 至 地面. 这 电源 供应 管脚 驱动 distinct groups
的 逻辑 在 碎片. 这 v
DD
电源 供应 应当 是 绕过 至 地面 使用 在 least 四 0.1 µf 用-通过 电容
located 作 关闭 作 可能 至 这 四 sides 的 这 包装. 各自 板 设计 应当 是 典型 和
额外的 适合的 解耦 电容 应当 是 使用 如果 必需的. 这 电容 leads 和 有关联的 打印
电路 查出 连接 至 碎片 v
DD
和 地 应当 是 保持 至 较少 比 half 一个 inch 每 电容 含铅的. 在 一个
最小, 一个 四-layer 板 employing 二 inner layers 作 v
DD
和 地 平面 应当 是 使用.
所有 输出 管脚 在 这 mpc852t 有 快 上升 和 下降 时间. 打印 电路 (pc) 查出 interconnection 长度
应当 是 使减少到最低限度 至 降低 undershoot 和 reflections 那 这些 快 输出 切换 时间 导致. 这个
推荐 特别 应用 至 这 地址 和 数据 buses. 最大 pc 查出 长度 的 六 英寸 是
推荐. 电容 calculations 应当 考虑 所有 设备 负载 作 好 作 parasitic capacitances 那 这
pc 查出 导致. 注意 至 恰当的 pcb 布局 和 bypassing 变为 特别 核心的 在 系统 和 高等级的
电容的 负载, 因为 这些 负载 create 高等级的 瞬时 电流 在 这 v
DD
和 地 电路. 拉 向上 所有 unused
输入 或者 信号 那 是 输入 在 重置. 特定的 小心 应当 是 带去 至 降低 这 噪音 水平 在 这 pll
Table6. mandatory 重置 配置 的 mpc852t
寄存器/配置 地方
Value
(二进制的)
HRCW
(硬件 重置 配置 文字)
HRCW[DBGC] X1
SIUMCR
(siu 单元 配置 寄存器)
SIUMCR[DBGC] X1
MBMR
(机器 b 模式 寄存器)
MBMR[GPLB4DIS} 0
PAPAR
(端口 一个 管脚 分派 寄存器)
PAPAR[4-7]
papar[12-15]
0
PADIR
(端口 一个 数据 方向 寄存器)
padir[4-7]
padir[12-15]
1
PBPAR
(端口 b 管脚 分派 寄存器)
PBPAR[14]
pbpar[16-23]
pbpar[26-27]
0
PBDIR
(端口 b 数据 方向 寄存器)
PBDIR[14]
pbdir[16-23]
pbdir[26-27]
1
PCPAR
(端口 c 管脚 分派 寄存器)
pcpar[8-11]
PCDIR[14]
0
PCDIR
(端口 c 数据 方向 寄存器)
pcdir[8-11]
PCDIR[14]
1
: 点此下载
