初步的 信息
mt8910-1
9-21
图示 11 - 典型 连接 为 lt 模式 (单独的 端口)
OSC1
OSC2
C4b
F0b
SFb
DSTi
DSTo
MS0
MS1
nt/lt
TSTin
TSTen
CDSTi
MRST
VSS
AVSS
VDD
AVDD
Lout+
Lin+
lin-
lout-
VBias
VRef
CDSTo
IC
TSTout
F0od
74HC04
10.24 mhz 时钟
74HC04
4.096 mhz 时钟
8 khz 框架 脉冲波
12ms superframe 脉冲波
pcm 或者 数据 在
pcm 或者 数据 输出
系统
Reset
20
19
17
18
16
6
8
12
13
14
4
15
5
21
7
3
22
24
2
28
27
1
25
26
9
23
11
10
V
DD
1
µ
F
0.1
µ
F
0.1
µ
F
1:1.3
1.5
µ
F
1.0
µ
f1.0
µ
F
至 线条 喂养
供应
至 next dslic
在 chain
1
µ
F
mt8910-1
M
H
8
9
1
0
1
PLT
*duty 循环: 45% 至 55%
*
MRST, osc1, c4b, f0b和 sfb. tstout=0 如果 所有
输入 信号 carry 一个 甚至 号码 的 ones 和
tstout=1 如果 所有 输入 信号 carry 一个 odd 号码 的
ones.
这 i/o 结构 测试 也 准许 这 verification 的
这 连接 在 这 数字的 输出 管脚 和
这 打印 电路 板. 之后 运动 这
initialization sequence, 这 i/o 结构 输出 测试
能 是 使能 用 设置 这 tsten 至 一个 逻辑 高
和 这 模式 选择 管脚 ms0, ms1 和 nt/lt
设置
至 1, 1, 0 各自. 这个 导致 所有 数字的 输出
至 是 驱动 从 这 i/o 结构 测试 输入 (tstin)
pin1. 这 输出 影响 包含 这 dsto,
cdsto, f0od
和 tstout
这些 一样 输出 能 也 是 放置 在 一个 高
阻抗 状态 至 准许 这 bed-的-nails tester 或者
一些 其它 在-电路 tester 至 驱动 一个 知道 信号 或者
模式 在 任何 电路系统 那 将 是 连接 至 这
输出 管脚 的 这 mt8910-1. 这 高 阻抗
状态 是 使能 用 运动 这 initialization 模式
描述 在之上 然后 设置 tsten 至 一个 逻辑 一个
和 这 模式 选择 管脚 ms0, ms1 和 nt/lt
设置
至 1, 0, 0 各自.
便条
1
: 准许 一个 传播 延迟 的 大概 800ns
从 数字的 输入 至 xor 输出 或者 tstin 至 任何
数字的 输出.
产品
这 典型 连接 图解 是 显示 在
计算数量 11 和 12. 在 图示 11, 这 mt8910-1
receives 所有 它的 定时 从 这 系统 包含 这
C4b
, f0b和 一个 频率-锁 10.24 mhz 主控
时钟. 在 图示 12, 这 mt8910-1 是 配置 在
这 nt 模式 这个 implies 那 所有 定时 信号
包含 这 f0b
, c4b和 sfb是 正在 sourced
从 这 mt8910-1. 这些 定时 信号 是
发生 从 一个 内部的 dpll 这个 divides 一个
10.24 mhz 涉及 频率 向下 至 一个 baseband
160 khz. 一个 comparison 是 执行 在 这
涉及 信号 和 这 received 线条 信号 至
决定 如果 这 定时 信号 在 这 mt8910-1
有 至 是 corrected.
这 mt8910-1 是 连接 至 这 传递 线条
通过 这 被动的 线条 末端 网络 (plt)
和 变压器. 这 plt 提供 这 二 至 四
线 转换 和 额外的 频率
补偿 为 这 received 信号. 这 全部的
电路 是 直流 分开的 从 这 线条 用 这 低
电感 变压器.
: 点此下载
