MT8941B
数据 薄板
3
zarlink 半导体 公司
11 13 C4o
时钟 4.096 mhz (三 状态 输出)
- 这个 是 这 inverse 的 这 信号 appearing 在 管脚
13 (c4b) 在 4.096 mhz 和 有 一个 rising 边缘 在 这 框架 脉冲波 (f0b
) window. 这 高
阻抗 状态 的 这个 输出 是 控制 用 enc4o (管脚 9).
12 14 V
SS
地面 (0 volt)
13 15 C4b
时钟 4.096 mhz- bidirectional (ttl 兼容 输入 和 totem-柱子 输出)
- 当
这 模式 选择 位 ms3 (管脚 17) 是 高, 它 提供 这 4.096 mhz 时钟 输出 和 这
下落 边缘 在 这 框架 脉冲波 (f0b
) window. 当 管脚 17 是 低, c4b是 一个 输入 至 一个
外部 时钟 在 4.096 mhz.
14 16 C2o
时钟 2.048 mhz (三 状态 输出)
- 这个 是 这 分隔 用 二 输出 的 c4b(管脚 13) 和
有 一个 下落 边缘 在 这 框架 脉冲波 (f0b
) window. 这 高 阻抗 状态 的 这个 输出
是 控制 用 en
C2o
(管脚 16).
15 17 C2o
时钟 2.048 mhz (三 状态 输出) -
这个 是 这 分隔 用 二 输出 的 c4b
(管脚 13) 和
有 一个 rising 边缘 在 这 框架 脉冲波 (f0b
) window. 这 高 阻抗 状态 的 这个 输出 是
控制 用 en
C2o
(管脚 16).
16 19 EN
C2o
使能 2.048 mhz 时钟 (ttl 兼容 输入) -
这个 起作用的 高 输入 使能 两个都 c2o
和 c2o 输出 (管脚 14 和 15). 当 低,这些 输出 是 在 高 阻抗
情况.
17 20 MS3
模式 选择 3 输入 (ttl 兼容) -
这个 输入 在 conjunction 和 ms2 (管脚 7) 选择
这 minor 模式 的 运作 为dpll #2. (谈及 至 表格 3.)
18,
19
21,
22
ai, bi
输入 一个 和 b (ttl 兼容) -
这些 是 这 二 输入 的 这 uncommitted 与非
门
.
20 23 Y
o
输出 y (totem 柱子 输出) -
输出 的 这 uncommitted 与非 门.
21 24 CVb
能变的 时钟 双向的 (ttl compatible 输入 和 totem-柱子 输出) -
当
行为 作 一个 输出 (ms1-低) 在 这 正常的模式 的 dpll #1, 这个 管脚 提供 这
1.544 mhz 时钟 锁 至 这 输入 框架 脉冲波 f0i
(管脚 5). 当 ms1 是 高, 它 是 一个
输入 至 一个 外部 时钟 在 1.544 mhz 或者 2.048 mhz 至 提供 这 内部的 信号 在 8 khz
至 dpll #2.
22 26 CV
能变的 时钟 (三 状态 输出) -
这个 是 这 inverse 输出 的 这 信号 appearing 在
管脚 21, 这 高 阻抗 状态 的 这个 是 控制 用 en
CV
(管脚 1).
23 27 RST
重置 (施密特 触发 输入)
- 这个 输入 (起作用的 低) puts这 mt8941b 在 它的 重置 状态.
至 保证 恰当的 运作, 这 设备 必须 是 重置 after 电源-向上. 这 时间 常量
为 一个 电源-向上 重置 电路 (看 计算数量 9-13) must 是 一个 最小 的 five 时间 这 上升 时间
的 这 电源 供应. 在 正常的 运作, 这 rst
管脚 必须 是 使保持 低 为 一个 最小 的
60 nsec 至 重置 这 设备.
24 28 V
DD
V
DD
(+5 v)
电源 供应.
4,
5,
18,
25
NC
非 连接.
管脚 描述 (持续)
管脚 #
名字 描述
插件 PLCC
: 点此下载
