MT8941B
数据 薄板
6
zarlink 半导体 公司
表格 1 - 主要的 模式 的 dpll #1
表格 2 - 主要的 模式 的 dpll #2
M
S
0
M
S
1
模式 的
运作
函数
X 0 正常的 提供 这 t1 (1.544 mhz) 时钟 同步
至 这 下落 边缘 的 the 输入 框架 脉冲波 (f0i).
0 1 分隔-1 dpll #1 divides这 cvb 输入 用 193. 这
分隔 输出 是 连接 至 dpll #2.
1 1 分隔-2 dpll #1 divides这 cvb 输入 用 256. 这
分隔 输出 是 连接 至 dpll #2.
便条: x: indicates don’t 小心
M
S
0
M
S
1
模式 的
运作
函数
0 0 正常的 提供 cept/st-总线 定时 信号 锁
至 这 下落 边缘 的 这 8 khz 输入 信号 在
c8kb.
1 0 自由-run 提供 cept/st-总线 定时 和 framing
信号 和 非 外部 输入, 除了 这
主控 时钟.
01单独的
时钟-1
提供 cept/st-总线 定时 信号 锁
至 这 下落 边缘 的 这 8 khz 内部的 信号
提供 用 dpll #1.
11单独的
时钟-2
提供 cept/st-总线 定时 信号 锁
至 这 下落 边缘 的 这 8 khz 内部的 信号
提供 用 dpll #1.
: 点此下载
