MT8981D
iso-cmos
2-24
图示 8 - 例子 architecture 的 一个 简单的 数字的 切换 系统
Controlling
微观的-
处理器
演说
转变
-
8981
控制 &放大;
Signalling
-
8981
sto0-3
sti0-3
sto0-3
线条 接口 电路
和 codec (e.g. 8964)
线条 1
线条 128
线条 接口 电路
和 codec (e.g. 8964)
4
4
4
4
•
•
•
重复的 为 线条
2 至 127
•
•
•
重复的 为 线条
2 至 127
sti0-3
应用 电路 和 6802 处理器
图. 10 显示 一个 例子 的 一个 完全 电路
这个 将 是 使用 至 evaluate 这 碎片.
为 convenience, 一个 4 mhz 结晶 振荡器 有 被
使用 相当 比 一个 4.096 mhz 时钟, 作 两个都 是
在里面 这 限制 的 这 碎片’s specifications. 这 rc
延迟 使用 和 这 393 counters 确保 一个
sufficient 支撑 时间 为 这 fp 信号, 但是 这 值
使用 将 有 至 是 changed 如果 faster 393 counters
变为 有.
这 碎片 是 显示 作 记忆 编排 在 这
mek6802d3 系统. 碎片 地址 00-3f
correspond 至 处理器 地址 2000-203f.
延迟 通过 这 地址 解码器 需要 这
vma 信号 至 是 使用 两次 至 除去 glitches. 这
mek6802d3 板 使用 一个 10k
Ω
pullup 在 这 mr
管脚, 这个 将 有 至 是 组成公司的 在 这
电路 如果 这 板 是 replaced 用 一个 处理器.
图示 9 - 四 8981s arranged 在 一个 非-blocking 8 x 8 configuration
在 0/3
在 4/7
8981
#1
sti0/3 sto0/3
8981
#2
sti0/3 sto0/3
8981
#3
sti0/3 sto0/3
8981
#4
sti0/3 sto0/3
输出 0/3
输出 4/7