256mb / 512mb (x64)
168-管脚 sdram dimms
32,64 meg x 64 sdram dimms micron 技术, inc., reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
sd8_16c32_64x64ag_c.fm - rev. c 11/02
7
©2002, micron 技术 公司
一般 描述
这 mt8lsdt13264a(i) 和 mt16lsdt6464a(i)
是 高-速 cmos, 动态 随机的-进入,
256mb 和 512mb 记忆 modules 有组织的 在 x64
配置. 这些 modules 使用 内部 config-
ured 四方形-bank sdrams 和 一个 同步的 inter-
面向 (所有 信号 是 注册 在 这 积极的 边缘 的
这 时钟 信号 ck0-ck3).
读 和 写 accesses 至 这 sdram modules 是
burst 朝向; accesses 开始 在 一个 选择 location 和
continue 为 一个 编写程序 号码 的 locations 在 一个
编写程序 sequence. accesses begin 和 这 regis-
tration 的 一个 起作用的 command, 这个 是 然后 fol-
lowed 用 一个 读 或者 写 command. 这 地址
位 注册 coincident 和 这 起作用的 command
是 使用 至 选择 这 设备 bank 和 行 至 是
accessed (ba0, ba1 选择 这 设备 bank; a0–a12
选择 这 设备 行). 这 地址 位 注册
coincident 和 这 读 或者 写 command 是
使用 至 选择 这 开始 column location 为 这
burst 进入.
这 modules 提供 为 可编程序的 读 或者
写 burst 长度 的 1, 2, 4, 或者 8 locations, 或者 这 全部
页, 和 一个 burst terminate 选项. 一个 自动 前-
承担 函数 将 是 使能 至 提供 一个 自-
安排时间 行 precharge 那 是 initiateda 这 终止 的 这
burst sequence.
这 modules 使用 一个 内部的 pipelined architecture
至 达到 高-速 运作. 这个 architecture 是
兼容 和 这 2
n
rule 的 prefetch architectures,
但是 它 也 准许 这 column 地址 至 是 changed 在
每 时钟 循环 至 达到 一个 高-速, 全部地 随机的
进入. precharging 一个 设备 bank 当 accessing
一个 的 这 其它 三 设备 banks 将 hide 这 前-
承担 循环 和 提供 seamless, 高-速, ran-
dom-进入 运作.
这 modules 是 设计 至 运作 在 3.3v, 低-
电源 记忆 系统. 一个 自动 refresh 模式 是 pro-
vided, along 和 一个 电源-节省, 电源-向下 模式.
所有 输入 和 输出 是 lvttl-兼容.
sdram modules 提供 substantial advances 在
dram 运行 效能, 包含 这 能力 至
syncronously burst 数据 在 一个 高 数据 比率 和 自动-
matic column-地址 一代, 这 能力 至 inter-
leave 在 intenal banks 在 顺序 至 hide precharge
时间 和 这 能力 至 randomly 改变 column
地址 在 各自 时钟 循环 在 一个 burst 进入.
为 更多 信息 关于 sdram 运作,
谈及 至 这 256mb sdram 组件 数据 薄板.
串行 存在-发现 运作
这些 modules 包含 串行 存在-发现
(spd). 这 spd 函数 是 执行 使用 一个
2,048-位 可擦可编程只读存储器. 这个 nonvolatile 存储 设备
包含 256 字节. 这 第一 128 字节 能 是 pro-
grammed 用 micron 至 identify 这 单元 类型 和
各种各样的 sdram organizations 和 定时 参数.
这 remaining 128 字节 的 存储 是 有 为
使用 用 这 客户. 系统 读/写 行动
在 这 主控 (系统 逻辑) 和 这 从动装置
可擦可编程只读存储器 设备 (dimm) 出现 通过 一个 标准 i
2
c 总线
使用 这 dimm’s scl (时钟) 和 sda (数据) 信号,
一起 和 sa (2:0), 这个 提供 第八 唯一的
dimm/可擦可编程只读存储器 地址.
sdram 函数的 描述
在 一般, 这 256mb sdrams 是 四方形-bank
drams 那 运作 在 3.3v 和 包含 一个 synchro-
nous 接口 (所有 信号 是 注册 在 这 积极的
边缘 的 这 时钟 信号, clk). 这 四 banks 的 这 x8
配置 设备 使用 为 这些 modules 是 config-
ured 作 8,192 位-rows 用 1,024 位-columns, 用 8
输入/输出 位.
读 和 写 accesses 至 这 sdram 是 burst ori-
ented; accesses 开始 在 一个 选择 location 和 con-
tinue 为 一个 编写程序 号码 的 locations 在 一个
编写程序 sequence. accesses begin 和 这 regis-
tration 的 一个 起作用的 command, 这个 是 然后 fol-
lowed 用 一个 读 或者 写 command. 这 地址
位 注册 coincident 和 这 起作用的 command 是
使用 至 选择 这 设备 bank 和 行 至 是 accessed;
ba0 和 ba1 选择 这 device bank, a0–a12 选择 这
设备 行. 这 地址 位 a0–a9 注册 coinci-
dent 和 这 读 或者 写 command 是 使用 至
选择 这 开始 设备 column location 为 这 burst
进入.
较早的 至 正常的 运作, 这 sdram 必须 是 ini-
tialized. 这 下列的 sections 提供 详细地 infor-
mation covering 设备 initialization, 寄存器
定义, command 描述 和 设备 opera-
tion.
Initialization
sdrams 必须 是 powered 向上 和 initialized 在 一个
predefined manner. 运算的 程序 其它
比 那些 指定 将 结果 在 未阐明的 opera-
tion. once 电源 是 应用 至 v
DD
和 v
DDQ
(simulta-
neously) 和 这 时钟 是 稳固的 (稳固的 时钟 是 定义
作 一个 信号 cycling 在里面 定时 constrants 指定
为 这 时钟 管脚), 这 sdram 需要 一个 100µs 延迟
较早的 至 issuing 任何 command 其它 比 一个 com-
: 点此下载
