8088_集成电路资料查询网

8088
ing 这 方向 的 这 总线 在 读 operations 在
这 事件 那 一个 ‘‘NOT READY’’ indication 是 给
用 这 addressed device ‘‘wait’’ states (tw) 是 在-
serted 在 T3 和 T4 各自 inserted ‘‘wait’’
状态 是 的 这 一样 持续时间 作 一个 CLK cycle 时期
能 出现 在 8088 驱动 总线 cycles 这些
是 涉及 至 作 ‘‘idle’’ states (德州仪器) 或者 inactive CLK
cycles 这 处理器 使用 这些 循环 为 内部的
housekeeping
在 T1 的 任何 总线 cycle 这 ALE (地址 获得
使能) 信号 是 emitted (用 也 这 处理器 或者
这 8288 总线 controller 取决于 在 这 MNMX
strap) 在 这 trailing 边缘 的 这个 pulse 一个 有效的 ad-
dress 和 确实 状态 信息 为 这 循环
将 是 latched
状态 位 S0
S1 和 S2 是 使用 用 这 总线 con-
troller 在 最大 mode 至 identify 这 类型 的 总线
transaction 符合 至 这 下列的 table
S2 S1 S0 特性
0(低) 0 0 中断 Acknowledge
0 0 1 读 IO
0 1 0 写 IO
0 1 1 Halt
1(高) 0 0 操作指南 Fetch
1 0 1 读 数据 从 记忆
1 1 0 写 数据 至 记忆
1 1 1 被动的 (非 总线 循环)
状态 位 S3 通过 S6 是 多路复用 和 高
顺序 地址 位 和 是 因此 有效的 在 T2
通过 T4 S3 和 S4 表明 这个 段 reg-
ister 是 使用 为 这个 总线 循环 在 forming 这 ad-
dress 符合 至 这 下列的 table
S
4
S
3
特性
0(低) 0 Alternate 数据 (extra 段)
0 1 堆栈
1(高) 0 代号 或者 毫无
1 1 数据
S5 是 一个 reflection 的 这 PSW 中断 使能 bit S6
是 总是 equal 至 0
IO 寻址
在 这 8088 IO 行动 能 地址 向上 至 一个
最大 的 64K IO registers 这 IO 地址 ap-
pears 在 这 一样 format 作 这 记忆 地址 在
总线 线条 A15–A0 这 地址 线条 A19–A16 是
零 在 IO operations 这 能变的 IO instructions
这个 使用 寄存器 DX 作 一个 pointer 有 全部 地址
capability 当 这 直接 IO 说明 直接地
地址 一个 或者 二 的 这 256 IO 字节 locations 在
页 0 的 这 IO 地址 space IO 端口 是 ad-
dressed 在 这 一样 manner 作 记忆 locations
Designers familiar 和 这 8085 或者 upgrading 一个
8085 设计 应当 便条 那 这 8085 地址
IO 和 一个 8-位 地址 在 两个都 halves 的 这 16-
位 地址 bus 这 8088 使用 一个 全部 16-位 地址
在 它的 更小的 16 地址 lines
外部 接口
处理器 重置 和 Initialization
处理器 initialization 或者 开始 向上 是 accomplished
和 触发 (高) 的 这 重置 pin 这 8088
重置 是 必需的 至 是 高 为 更好 比 四
时钟 cycles 这 8088 将 terminate 行动 在
这 高-going 边缘 的 重置 和 将 仍然是 dor-
mant 作 长 作 重置 是 HIGH 这 低-going
转变 的 重置 triggers 一个 内部的 重置 se-
quence 为 大概 7 时钟 cycles 之后 这个
间隔 这 8088 运作 normally beginning 和
这 操作指南 在 绝对 locations FFFF0H (看
图示 4) 这 重置 输入 是 内部 synchroniz-
ed 至 这 处理器 clock 在 initialization 这 高
至 低 转变 的 重置 必须 出现 非 sooner
比 50
m
s 之后 电源 up 至 准许 完全 initiali-
zation 的 这 8088
NMI asserted 较早的 至 这 2nd 时钟 之后 这 终止 的
重置 将 不 是 honored 如果 NMI 是 asserted 之后
那 要点 和 在 这 内部的 重置 sequence
这 处理器 将 execute 一个 操作指南 在之前
responding 至 这 interrupt 一个 支撑 要求 起作用的
立即 之后 重置 将 是 honored 在之前 这
第一 操作指南 fetch
所有 3-状态 输出 float 至 3-状态 止 在
RESET 状态 是 起作用的 在 这 空闲 状态 为 这 第一
时钟 之后 重置 变为 起作用的 和 然后 floats
至 3-状态 OFF ALE 和 HLDA 是 驱动 low
中断 行动
中断 行动 下降 在 二 classes 软件 或者
硬件 initiated 这 软件 initiated 中断
和 软件 aspects 的 硬件 中断 是
指定 在 这 操作指南 设置 描述 在 这
iAPX 88 书 或者 这 iAPX 8688 User’s Manual
硬件 中断 能 是 classified 作 nonmaska-
ble 或者 maskable
11

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

8088 ing 这方向的这总线在读 operations 在这事件那一个 ‘‘NOT READY’’ indication 是给用这 addressed device ‘‘wait’’ states (tw) 是在- serted 在 T3 和 T4 各自 inserted ‘‘wait’’ 状态是的这一样持续时间作一个 CLK cycle 时期能出现在 8088 驱动总线 cycles 这些是涉及至作 ‘‘idle’’ states (德州仪器) 或者 inactive CLK cycles 这处理器使用这些循环为内部的 housekeeping 在 T1 的任何总线 cycle 这 ALE (地址获得使能) 信号是 emitted (用也这处理器或者这 8288 总线 controller 取决于在这 MNMX strap) 在这 trailing 边缘的这个 pulse 一个有效的 ad- dress 和确实状态信息为这循环将是 latched 状态位 S0 S1 和 S2 是使用用这总线 con- troller 在最大 mode 至 identify 这类型的总线 transaction 符合至这下列的 table S2 S1 S0 特性 0(低) 0 0 中断 Acknowledge 0 0 1 读 IO 0 1 0 写 IO 0 1 1 Halt 1(高) 0 0 操作指南 Fetch 1 0 1 读数据从记忆 1 1 0 写数据至记忆 1 1 1 被动的 (非总线循环) 状态位 S3 通过 S6 是多路复用和高顺序地址位和是因此有效的在 T2 通过 T4 S3 和 S4 表明这个段 reg- ister 是使用为这个总线循环在 forming 这 ad- dress 符合至这下列的 table S 4 S 3 特性 0(低) 0 Alternate 数据 (extra 段) 0 1 堆栈 1(高) 0 代号或者毫无 1 1 数据 S5 是一个 reflection 的这 PSW 中断使能 bit S6 是总是 equal 至 0 IO 寻址在这 8088 IO 行动能地址向上至一个最大的 64K IO registers 这 IO 地址 ap- pears 在这一样 format 作这记忆地址在总线线条 A15–A0 这地址线条 A19–A16 是零在 IO operations 这能变的 IO instructions 这个使用寄存器 DX 作一个 pointer 有全部地址 capability 当这直接 IO 说明直接地地址一个或者二的这 256 IO 字节 locations 在页 0 的这 IO 地址 space IO 端口是 ad- dressed 在这一样 manner 作记忆 locations Designers familiar 和这 8085 或者 upgrading 一个 8085 设计应当便条那这 8085 地址 IO 和一个 8-位地址在两个都 halves 的这 16- 位地址 bus 这 8088 使用一个全部 16-位地址在它的更小的 16 地址 lines 外部接口处理器重置和 Initialization 处理器 initialization 或者开始向上是 accomplished 和触发 (高) 的这重置 pin 这 8088 重置是必需的至是高为更好比四时钟 cycles 这 8088 将 terminate 行动在这高-going 边缘的重置和将仍然是 dor- mant 作长作重置是 HIGH 这低-going 转变的重置 triggers 一个内部的重置 se- quence 为大概 7 时钟 cycles 之后这个间隔这 8088 运作 normally beginning 和这操作指南在绝对 locations FFFF0H (看图示 4) 这重置输入是内部 synchroniz- ed 至这处理器 clock 在 initialization 这高至低转变的重置必须出现非 sooner 比 50 m s 之后电源 up 至准许完全 initiali- zation 的这 8088 NMI asserted 较早的至这 2nd 时钟之后这终止的重置将不是 honored 如果 NMI 是 asserted 之后那要点和在这内部的重置 sequence 这处理器将 execute 一个操作指南在之前 responding 至这 interrupt 一个支撑要求起作用的立即之后重置将是 honored 在之前这第一操作指南 fetch 所有 3-状态输出 float 至 3-状态止在 RESET 状态是起作用的在这空闲状态为这第一时钟之后重置变为起作用的和然后 floats 至 3-状态 OFF ALE 和 HLDA 是驱动 low 中断行动中断行动下降在二 classes 软件或者硬件 initiated 这软件 initiated 中断和软件 aspects 的硬件中断是指定在这操作指南设置描述在这 iAPX 88 书或者这 iAPX 8688 User’s Manual 硬件中断能是 classified 作 nonmaska- ble 或者 maskable 11

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com