8088
这 基本 区别 在 这 中断 acknowl-
边缘 循环 和 一个 读 循环 是 那 这 中断 交流-
知识 (inta
) 信号 是 asserted 在 放置 的 这
读 (rd
) 信号 和 这 地址 总线 是 floated
(看 图示 9) 在 这 第二 的 二 successive INTA
cycles 一个 字节 的 信息 是 读 从 这 数据
bus 作 有提供的 用 这 中断 系统 逻辑 (ie
8259A priority 中断 控制) 这个 字节 identi-
fies 这 源 (类型) 的 这 interrupt 它 是 multiplied
用 四 和 使用 作 一个 pointer 在 这 中断 vec-
tor lookup table 作 描述 earlier
总线 TimingMedium Complexity
系统
(看 图示 10)
为 中等 complexity systems 这 MNMX
管脚 是
连接 至 地 和 这 8288 总线 控制 是
增加 至 这 system 作 好 作 一个 获得 为 闭锁
这 系统 address 和 一个 transceiver 至 准许 为
总线 加载 更好 比 这 8088 是 有能力 的 han-
dling 信号 ALE DEN
和 DTR 是 发生
用 这 8288 instead 的 这 处理器 在 这个 configu-
ration 虽然 它们的 定时 仍然是 相当地 这
same 这 8088 状态 输出 (s2
S1 和 s0) pro-
vide 类型 的 循环 信息 和 变为 8288 在-
puts 这个 总线 循环 信息 specifies 读
(code data 或者 io) 写 (数据 或者 io) 中断 交流-
knowledge 或者 软件 halt 这 8288 因此 issues
控制 信号 specifying 记忆 读 或者 write IO
读 或者 write 或者 中断 acknowledge 这 8288
提供 二 类型 的 写 strobes 正常的 和 ad-
vanced 至 是 应用 作 required 这 正常的 写
strobes 有 数据 有效的 在 这 leading 边缘 的 write
这 先进的 写 strobes 有 这 一样 定时
作 读 strobes 和 hence 数据 是 不 有效的 在 这
leading 边缘 的 write 这 transceiver receives 这
T 和 OE
输入 从 这 8288’s DTR 和
DEN
outputs
这 pointer 在 这 中断 vector table 这个 是
passed 在 这 第二 INTA
cycle 能 derive
从 一个 8259A located 在 也 这 local 总线 或者 这
系统 bus 如果 这 主控 8289A priority 中断
控制 是 positioned 在 这 local bus 一个 TTL 门
是 必需的 至 使不能运转 这 transceiver 当 读
从 这 主控 8259A 在 这 中断 acknowl-
边缘 sequence 和 软件 ‘‘poll’’
这 8088 对照的 至 这 8086
这 8088 CPU 是 一个 8-位 处理器 设计
周围 这 8086 内部的 structure 大多数 内部的
功能 的 这 8088 是 完全同样的 至 这 相等的
8086 functions 这 8088 handles 这 外部 总线
这 一样 方法 这 8086 做 和 这 distinction 的
处理 仅有的 8 位 在 一个 time 十六-位 operands
是 fetched 或者 写 在 二 consecutive 总线 cycles
两个都 processors 将 呈现 完全同样的 至 这 软件
engineer 和 这 例外 的 执行 time 这
内部的 寄存器 结构 是 完全同样的 和 所有 instruc-
tions 有 这 一样 终止 result 这 differences 是-
tween 这 8088 和 8086 是 概述 below 这
engineer who 是 unfamiliar 和 这 8086 是 涉及
至 这 iAPX 86 88 User’s Manual Chapters 2 和 4
为 函数 描述 和 操作指南 设置 informa-
tion Internally 那里 是 三 differences 在
这 8088 和 这 8086 所有 改变 是 related 至
这 8-位 总线 interface
这 queue 长度 是 4 字节 在 这 8088 whereas
这 8086 queue 包含 6 bytes 或者 三 words
这 queue 是 shortened 至 阻止 overuse 的
这 总线 用 这 BIU 当 prefetching instructions
这个 是 必需的 因为 的 这 额外的 时间
需要 至 fetch 说明 8 位 在 一个 time
至 更远 优化 这 queue 这 prefetching al-
gorithm 是 changed 这 8088 BIU 将 fetch 一个
新 操作指南 至 加载 在 这 queue 各自 时间
那里 是 一个 1 字节 孔 (空间 有) 在 这
queue 这 8086 waits 直到 一个 2-字节 空间 是
available
这 内部的 执行 时间 的 这 操作指南 设置
是 影响 用 这 8-位 interface 所有 16-位 fetches
和 写 fromto 记忆 引领 一个 额外的
四 时钟 cycles 这 CPU 是 也 限制 用 这
速 的 操作指南 fetches 这个 latter 问题
仅有的 occurs 当 一个 序列 的 简单的 行动
occur 当 这 更多 sophisticated 说明
的 这 8088 是 正在 used 这 queue 有 时间 至
fill 和 这 执行 proceeds 作 快 作 这 exe-
cution 单位 将 allow
这 8088 和 8086 是 完全地 软件 com-
patible 用 virtue 的 它们的 完全同样的 执行 units
软件 那 是 系统 依赖 将 不 是 com-
pletely transferable 但是 软件 那 是 不 系统
依赖 将 运作 equally 作 好 在 一个 8088
和 一个 8086
这 硬件 接口 的 这 8088 包含 这 毫安-
jor differences 在 这 二 CPUs 这 管脚 作-
signments 是 nearly identical however 和 这 fol-
lowing 函数的 changes
A8–A15These 管脚 是 仅有的 地址 输出
在 这 8088 这些 地址 线条 是 latched 在-
ternally 和 仍然是 有效的 全部地 一个 总线 循环
在 一个 manner 类似的 至 这 8085 upper 地址
lines
BHE 有 非 meaning 在 这 8088 和 有 被
eliminated
14
: 点此下载
