NT6828
16
(10) 行 15, column 18:
76 5 4 3210
行 15
column 18
FBKGOP PWMCTRL DBOUNCE HPOL VPOL VCO1 VCO0
osd screen 控制 2
位 6: fbkgop
- 这个 位 选择 这 极性 的 这 输出 信号 的 fbkg 管脚. 这个 信号 是 起作用的 低 当 这 用户
clears 这个 bit. 否则, active 高 设置 这个 位. 这 default 值 是 ‘1’ 之后 电源-在. 请 谈及 至 图示 7
为 这 fbkgop 控制 定时.
位 5: pwmCTRL
- 这个 位 选择 这 输出 选项 至 pwm/hfton 管脚. 这个 位 将 使能 这 pwm 输出 作 它 是 设置
至 ‘1’. 否则, 它 将 选择 这 hfton 选项. 这 default 值 是 ‘0’ 之后 power-on. 请 谈及 至 图示 7 为
这 hfton o/p 定时 和 谈及 至 图示 8 pwmclk o/p 定时.
位 4: dbounce
- 这个 位 activates 这 debounce 电路 的 horizontal 和 vertical scan. 它 阻止 从 这 osd screen
shaking 当 这 用户 adjusts 这 horizontal 阶段 或者 vertical 位置. 这个 位 是 cleared 之后 电源-在.
位 3: hpol
- 这个 位 选择 这 极性 的 这 输入 信号 的 horizontal 同步 (hflb 管脚). 如果 这 输入 同步 信号 有
负的 极性, 这 用户 必须 clear 这个 位. 否则, 设置 这个 位 至 ‘1’ 至 接受 一个 积极的 极性 signal. 之后
电源-在, 这个 位 是 cleared 至 ‘0’ 和 它 将 接受 一个 负的 极性 同步 信号.
位 2: vpol
- 这个 位 选择 这 极性 的 这 输入 信号 的 vertical 同步 (vflb 管脚). 如果 这 输入 同步 信号 是 负的
极性, 这用户 必须 clear 这个 位. 否则,设置这个位 至‘1’ 至 接受 这积极的 极性 信号. 之后 电源-
在, 这个 位 是 cleared 至 ‘0’ 和 它 将 接受 一个 负的 极性 同步 信号.
位 1 - 0: vco1/0-
这些 位 选择 这 vco 频率 范围 当 这 用户 sets 这 horizontal 显示 决议
flexibly. 它 是 related 至 这 horizontal 显示 决议 和 这 用户 必须 设置 这 控制 寄存器 在 row15 /
column15 合适的. 这 default 值 是 vco1 = 0 &放大; vco0 = 0 之后 电源-在 状态. 这 relationship 在
vco1/0 和 显示 决议 是 列表 作 跟随:
p.r. (pixel 比率) = hdr * 12 * freq
HFLB
表格 6. vco 部分 &放大; freq. 限制
部分 VCO1 VCO0 vco freq. 最小值 vco freq. 最大值 单位 p.r. 限制 hflb freq. 限制
Freq1 0 0 6 12
Freq2 0 1 12 24
Freq3 1 0 24 48
Freq4 1 1 48 92.2
MHz 最小值 < p.r. < 最大值
( 最小值 / hdr*12 ) <
Freq
HFLB
< 最大值 / ( hdr*12 )
如果 那里 是 非 信号 在 hflb 输入, 这 pll 将 发生 一个 近似的 1.8 mhz 时钟 至 确保 这 恰当的 运作 的
这 i2c 总线 和 其它 控制 寄存器.
: 点此下载
