PIC18CXX2
7/99 微芯 技术 公司
初步的
ds39026b-页 17
图示 2-4: 外部 时钟 输入
运作
(ec osc 配置)
这 ecio 振荡器 模式 功能 像 这 ec 模式,
除了 那 这 osc2 管脚 变为 一个 额外的 gen-
eral 目的 i/o 管脚. 这 i/o 管脚 变为 位 6 的
porta (ra6). 图示 2-5 显示 这 管脚 连接
为 这 ecio 振荡器 模式.
图示 2-5: 外部 时钟 输入
运作
(ecio 配置)
2.5 hs/pll
一个 阶段 锁 循环 电路 是 提供 作 一个 程序-
mable 选项 为 用户 那 want 至 乘以 这 fre-
quency 的 这 新当选的 结晶 振荡器 信号 用 4.
为 一个 输入 时钟 频率 的 10 mhz, 这 内部的
时钟 频率 将 是 multiplied 至 40 mhz. 这个 是
有用的 为 客户 who 是 影响 和 emi 预定的
至 高 频率 crystals.
这 pll 能 仅有的 是 使能 当 这 振荡器 con-
figuration 位 是 编写程序 为 hs 模式. 如果 它们
是 编写程序 为 任何 其它 模式, 这 pll 是 不
使能 和 这 系统 时钟 将 来到 直接地 从
osc1.
这 pll 是 一个 的 这 模式 的 这 fosc<2:0> con-
figuration 位. 这 振荡器 模式 是 指定 在
设备 程序编制.
一个 pll 锁 计时器 是 使用 至 确保 那 这 pll 有
锁 在之前 设备 执行 星ts. 这 pll 锁
计时器 有 一个 时间-输出 那 是 called t
PLL
.
图示 2-6: pll 块 图解
OSC1
OSC2
F
OSC
/4
时钟 从
ext. 系统
PIC18CXXX
OSC1
i/o (osc2)
RA6
时钟 从
ext. 系统
PIC18CXXX
MUX
VCO
循环
过滤
分隔 用 4
结晶
Osc
OSC2
OSC1
pll 使能
F
在
F
输出
SYSCLK
阶段
比较器
(从 配置
hs osc
位 寄存器)
: 点此下载
