1997 三月 14 15
飞利浦 半导体 产品 规格
低 电压 8-位 微控制器 和
uart, i
2
c-总线 和 模数转换器
p80cl580; p83cl580
10 i/o 设备
10.1 端口
这 p8xcl580 有 40 i/o 线条 treated 作 一个 8-位 端口
加 32 individually addressable 位 或者 作 five 并行的 8-位
addressable 端口.
端口 4 有 非 alternative 功能. 至 使能 一个 端口 管脚
alternative 函数 为 端口 0, 1, 2 和 3, 这 端口 位
获得 在 它的 sfr 必须 包含 一个 逻辑 1. 这 alternative
功能 是 详细地 在下:
端口 0 提供 这 多路复用 低-顺序 地址 和
数据 总线 为 expanding 这 设备 和 标准
memories 和 peripherals.
端口 1 使用 为 一个 号码 的 特定的 功能:
•
提供 这 输入 为 这 外部 中断:
INT2 至 int8.
•
外部 触发 的 计时器 2: t2.
•
外部 触发 的 这 模数转换器: stadc.
•
这 i
2
c-总线 接口: scl 和 sda.
端口 2 提供 这 高-顺序 地址 当 expanding
这 设备 和 外部 程序 或者 数据 记忆.
端口 3 管脚 能 是 配置 individually 至 提供:
•
外部 中断 要求 输入: int1 和 int0.
•
计数器 输入: t1 和 t0.
•
控制 信号 至 读 和 写 至 外部
memories: rd 和 wr.
•
uart 输入 和 输出: rxd 和 txd.
各自 端口 组成 的 一个 获得 (sfrs p0 至 p4), 一个 输出
驱动器 和 输入 缓存区. 端口 1, 2, 3 和 4 有 内部的
拉-ups (除了 p1.6 和 p1.7). 图示 9(a) 显示 那
这 强 晶体管 ‘p1’ 是 转变 在 为 仅有的 2 振荡器
时期 之后 一个 低-至-高 转变 在 这 端口 获得.
当 在, 它 转变 在 ‘p3’ (一个 弱 拉-向上) 通过 这
反相器. 这个 反相器 和 ‘p3’ 表格 一个 获得 这个 holds 这
逻辑 1. 在 端口 0 这 拉-向上 ‘p1’ 是 仅有的 在 当 发出
逻辑 1s 为 外部 记忆 进入. writing 一个 逻辑 1 至 一个
端口 0 位 获得 leaves 两个都 输出 晶体管 切换 止
所以 那 这 管脚 能 是 使用 作 一个 高-阻抗 输入.
10.2 端口 选项
38 的 这 40 端口 管脚 (excluding p1.6 和 p1.7 和 选项
2s 仅有的) 将 是 individually 配置 和 一个 的 这
下列的 选项. 这些 选项 是 也 显示 在 图.9.
选项 1
标准 端口
; quasi-双向的 i/o 和
拉-向上. 这 强 升压器 拉-向上 ‘p1’ 是 转变
在 为 二 振荡器 时期 之后 一个
低-至-高 转变 在 这 端口 获得;
图.9(一个).
选项 2
打开-流
; quasi-双向的 i/o 和
n-频道 打开-流 输出. 使用 作 一个 输出
需要 这 连接 的 一个 外部 拉-向上
电阻; 看 图.9(b).
选项 3
推-拉
; 输出 和 驱动 能力 在 两个都
polarities. 下面 这个 选项, 管脚 能 仅有的 是
使用 作 输出; 看 图.9(c).
10.3 端口 0 选项
这 定义 的 端口 选项 为 端口 0 是 slightly 不同的.
二 具体情况 是 考虑. 第一, 进入 至 外部
记忆 (
EA = 0 或者 进入 在之上 这 建造-在 记忆
boundary) 和 第二, i/o accesses.
10.3.1 E
XTERNAL 记忆 ACCESSES
选项1 真实 逻辑 0 和 逻辑 1 是 写 作 地址 至
这 外部 记忆 (强 拉-向上 至 是 使用).
选项 2 一个 外部 拉-向上 电阻 是 必需的 为
外部 accesses.
选项 3 不 允许 为 外部 记忆 accesses 作
这 端口 能 仅有的 是 使用 作 输出.
10.3.2 i/o 一个
CCESSES
选项 1 当 writing 一个 逻辑 1 至 这 端口 获得, 这
强 拉-向上 ‘p1’ 将 是 在 为 2 振荡器
时期. 非 弱 拉-向上 exists. 没有 一个
外部 拉-向上, 这个 选项 能 是 使用 作 一个
高-阻抗 输入.
选项2 打开-流; quasi-directional i/o 和 n-频道
打开-流 输出. 使用 作 一个 输出 需要 这
连接 的 一个 外部 拉-向上 电阻. 看
图.9(b).
选项 3 推-拉; 输出 和 驱动 能力 在 两个都
polarities. 下面 这个 选项 管脚 能 仅有的 是
使用 作 输出. 看 图.9(c).
10.4 设置/重置 选项
单独的 掩饰 选择 的 这 邮递-重置 状态 是
有 和 任何 的 这 在之上 管脚. 这 选择 是 制造
用 appending ‘s’ 或者 ‘r’ 至 选项 1, 2, 或者 3 above.
选项 r 重置, 在 重置 这个 管脚 将 是 initialized 低.
选项 s 设置, 在 重置 这个 管脚 将 是 initialized 高.
: 点此下载
