飞利浦 半导体 初步的 数据
87LPC764
低 电源, 低 价格, 低 管脚 计数 (20 管脚)
微控制器 和 4 kbyte otp
2001 oct 26
14
位 标识 函数
i2cfg.7 SLAVEN 从动装置 使能. writing 一个 1 这个 位 使能 这 从动装置 功能 的 这 i
2
c subsystem. 如果 slaven 和
mastrq 是 0, 这 i
2
c 硬件 是 无能. 这个 位 是 cleared 至 0 用 重置 和 用 一个 i
2
C
时间-输出.
i2cfg.6 MASTRQ 主控 要求. writing 一个 1 至 这个 位 requests mastership 的 这 i
2
c 总线. 如果 一个 传递 是 在
progress 当 这个 位 是 changed 从 0 至 1, action 是 delayed 直到 一个 停止 情况 是 发现. 一个
开始 情况 是 sent 和 drdy 是 设置 (因此 制造 atn = 1 和 generating 一个 i
2
c 中断).
当 一个 主控 wishes 至 释放 mastership 状态 的 这 i
2
c, 它 写 一个 1 至 xstp 在 i2con.
mastrq 是 cleared 用 一个 i
2
c 时间-输出.
i2cfg.5 CLRTI writing 一个 1 至 这个 位 clears 这 计时器 i overflow 标记. 这个 位 位置 总是 读 作 一个 0.
i2cfg.4 TIRUN writing 一个 1 至 这个 位 lets 计时器 i run; 一个 零 stops 和 clears 它. 一起 和 slaven, mastrq,
和 主控, 这个 位 确定 运算的 模式 作 显示 在 表格 1.
i2cfg.2, 3 — 保留 为 future 使用. 应当 不 是 设置 至 1 用 用户 programs.
i2cfg.1, 0 ct1, ct0 这些 二 位 是 编写程序 作 一个 函数 的 这 cpu 时钟 比率, 至 优化 这 最小值 hi 和 lo
时间 的 scl 当 这个 设备 是 一个 主控 在 这 i
2
c. 这 时间 值 决定 用 这些 位
控制 两个都 的 这些 参数, 和 也 这 定时 为 停止 和 开始 情况.
CT0
SU01474
CT1——TIRUNCLRTIMASTRQSLAVEN
01234567
I2CFG
重置 值: 00h
位 addressable
地址: c8h
图示 8. i
2
c 配置 寄存器 (i2cfg)
关于 软件 回馈 时间
因为 这 87lpc764 能 run 在 20 mhz, 和 因为 这 i
2
C
接口 是 优化 为 高-速 运作, 它 是 quite likely 那
一个 i
2
c 维护 routine 将 sometimes respond 至 drdy (这个 是 设置
在 一个 rising 边缘 的 scl) 和 写 i2dat 在之前 scl 有 gone 低
又一次. 如果 xdat 是 应用 直接地 至 sda, 这个 situation 将
生产 一个 i
2
c 协议 violation. 这 programmer 需要 不 worry
关于 这个 possibility 因为 xdat 是 应用 至 sda 仅有的 当
scl 是 低.
相反地, 一个 程序 那 包含 一个 i
2
c 维护 routine 将 引领
一个 长 时间 至 respond 至 drdy. 典型地, 一个 i
2
c routine 运作
在 一个 标记-polling 基准 在 一个 message, 和 中断 从 其它
附带的 功能 使能. 如果 一个 中断 occurs, 它 将 延迟 这
回馈 的 这 i
2
c 维护 routine. 这 programmer 需要 不 worry
关于 这个 非常 更 也, 因为 这 i
2
c 硬件 stretches 这
scl 低 时间 直到 这 维护 routine responds. 这 仅有的 constraint
在 这 回馈 是 那 它 必须 不 超过 这 计时器 i 时间-输出.
值 至 是 使用 在 这 ct1 和 ct0 位 是 显示 在 表格 2. 至
准许 这 i
2
c 总线 至 run 在 这 最大 比率 为 一个 particular
振荡器 频率, 对比 这 真实的 振荡器 比率 至 这 f osc
最大值 column 在 这 表格. 这 值 为 ct1 和 ct0 是 建立 在 这
第一 线条 的 这 表格 在哪里 cpu 时钟 最大值 是 更好 比 或者 equal
至 这 真实的 频率.
表格 2 也 显示 这 机器 循环 计数 为 各种各样的 settings 的
ct1/ct0. 这个 准许 计算 的 这 真实的 最小 高 和
低 时间 为 scl 作 跟随:
SCL 最小值 高
低 时间 (在 microseconds)
6 * 最小值 时间 计数
CPU 时钟 (在 mhz)
为 instance, 在 一个 8 mhz 频率, 和 ct1/ct0 设置 至 1 0, 这
最小 scl 高 和 低 时间 将 是 5.25
µ
s.
表格 2 也 显示 这 计时器 i timeout 时期 (给 在 机器
循环) 为 各自 ct1/ct0 结合体. 这 timeout 时期 varies
因为 的 这 方法 在 这个 最小 scl 高 和 低 时间 是
量过的. 当 这 i
2
c 接口 是 运行, 计时器 i 是 前-承载
在 每 scl 转变 和 一个 值 依赖 在之上 ct1/ct0. 这
前-加载 值 是 选择 此类 那 一个 最小 scl 高 或者 低 时间
有 消逝 当 计时器 i reaches 一个 计数 的 008 (这 真实的 值
前-承载 在 计时器 i 是 8 minus 这 机器 循环 计数).
: 点此下载
