飞利浦 半导体 初步的 数据
87LPC764
低 电源, 低 价格, 低 管脚 计数 (20 管脚)
微控制器 和 4 kbyte otp
2001 oct 26
17
i/o 端口17
这 87lpc764 有 3 i/o 端口, 端口 0, 端口 1, 和 端口 2. 这 精确的
号码 的 i/o 管脚 有 取决于 在之上 这 振荡器 和 重置
选项 选择. 在 least 15 管脚 的 这 87lpc764 将 是 使用 作
i/os 当 一个 二-管脚 外部 振荡器 和 一个 外部 重置 电路
是 使用. 向上 至 18 管脚 将 是 有 如果 全部地 在-碎片 振荡器
和 重置 配置 是 选择.
所有 但是 三 i/o 端口 管脚 在 这 87lpc764 将 是 软件
配置 至 一个 的 四 类型 在 一个 位-用-位 基准, 作 显示 在
表格 4. 这些 是: quasi-双向的 (标准 80c51 端口
输出), 推-拉, 打开 流, 和 输入 仅有的. 二 配置
寄存器 为 各自 端口 choose 这 输出 类型 为 各自 端口 管脚.
表格 4. 端口 输出 配置 settings
pxm1.y pxm2.y 端口 输出 模式
0 0 quasi-双向的
0 1 推-拉
1 0 输入 仅有的 (高 阻抗)
1 1 打开 流
quasi-双向的 输出
配置
这 default 端口 输出 配置 为 标准 87lpc764 i/o
端口 是 这 quasi-双向的 输出 那 是 一般 在 这 80c51
和 大多数 的 它的 derivatives. 这个 输出 类型 能 是 使用 作 两个都 一个
输入 和 输出 没有 这 需要 至 reconfigure 这 端口. 这个 是
可能 因为 当 这 端口 输出 一个 逻辑 高, 它 是 weakly
驱动, 准许 一个 外部 设备 至 拉 这 管脚 低. 当 这 管脚
是 牵引的 低, 它 是 驱动 strongly 和 能 至 下沉 一个 fairly 大
电流. 这些 特性 是 somewhat 类似的 至 一个 打开 流
输出 除了 那 那里 是 三 拉-向上 晶体管 在 这
quasi-双向的 输出 那 提供 不同的 目的.
一个 的 这些 拉-ups, called 这 “very weak” 拉-向上, 是 转变 在
whenever 这 端口 获得 为 这 管脚 包含 一个 逻辑 1. 这 非常 弱
拉-向上 来源 一个 非常 小 电流 那 将 拉 这 管脚 高 如果 它 是
left floating.
一个 第二 拉-向上, called 这 “weak” 拉-向上, 是 转变 在 当 这
端口 获得 为 这 管脚 包含 一个 逻辑 1 和 这 管脚 它自己 是 也 在 一个
逻辑 1 水平的. 这个 拉-向上 提供 这 primary 源 电流 为 一个
quasi-双向的 管脚 那 是 outputting 一个 1. 如果 一个 管脚 那 有 一个 逻辑 1
在 它 是 牵引的 低 用 一个 外部 设备, 这 弱 拉-向上 转变 止,
和 仅有的 这 非常 弱 拉-向上 仍然是 在. 在 顺序 至 拉 这 管脚
低 下面 这些 情况, 这 外部 设备 有 至 下沉 足够的
电流 至 overpower 这 弱 拉-向上 和 引领 这 电压 在 这
端口 管脚 在下 它的 输入 门槛.
这 第三 拉-向上 是 涉及 至 作 这 “strong” 拉-向上. 这个 拉-向上 是
使用 至 速 向上 低-至-高 transitions 在 一个 quasi-双向的 端口
管脚 当 这 端口 获得 改变 从 一个 逻辑 0 至 一个 逻辑 1. 当 这个
occurs, 这 强 拉-向上 转变 在 为 一个 brief 时间, 二 cpu clocks, 在
顺序 至 拉 这 端口 管脚 高 quickly. 然后 它 转变 止 又一次.
这 quasi-双向的 端口 配置 是 显示 在 图示 10.
SU01159
弱
非常
弱
强
端口
管脚
V
DD
2 cpu
时钟 延迟
输入
数据
端口 获得
数据
N
PPP
图示 10. quasi-双向的 输出
: 点此下载
