3-154
设备. 这 读 控制 信号 是 也 asserted 在 t2. 这
读 (
rd) 信号 导致 这 addressed 设备 至 使能 它的
数据 总线 驱动器 至 这 local 总线. 一些 时间 后来的, 有效的 数据
将 是 有 在 这 总线 和 这 addressed 设备 将
驱动 这 准备好 线条 高
.
当 这 处理器 returns 这
读 信号 至 一个 高 水平的, 这 addressed 设备 将 又一次
三-状态 它的 总线 驱动器. 如果 一个 transceiver (82c86/82c87) 是
必需的 至 缓存区 这 80c86 local 总线, 信号 dt/r 和
den 是 提供 用 这 80c86.
一个 写 循环 也 begins 和 这 assertion 的 ale 和 这
emission 的 这 地址. 这 m/
io 信号 是 又一次 asserted
至 表明 一个 记忆 或者 i/o 写 运作. 在 t2, immedi-
ately 下列的 这 地址 emission, 这 处理器 emits
这 数据 至 是 写 在 这 addressed location. 这个 数据
仍然是 有效的 直到 在 least 这 middle 的 t4. 在 t2, t3
和 tw, 这 处理器 asserts 这 写 控制 信号. 这
写 (
wr) 信号 变为 起作用的 在 这 beginning 的 t2 作
opposed 至 这 读 这个 是 delayed somewhat 在 t2 至
提供 时间 为 输出 驱动器 至 变为 inactive.
这
bhe 和 a0 信号 是 使用 至 选择 这 恰当的
字节(s) 的 这 记忆/lo 文字 至 是 读 或者 写 accord-
ing 至 表格 5.
i/o 端口 是 addressed 在 这 一样 manner 作 记忆
location. 甚至 addressed 字节 是 transferred 在 这 d7-d0
总线 线条 和 odd 地址 字节 在 d15-d8.
这 基本 区别 在 这 中断 acknowledge
循环 和 一个 读 循环 是 那 这 中断 acknowledge sig-
nal (
inta) 是 asserted 在 放置 的 这 读 (rd) 信号 和
这 地址 总线 是 使保持 在 这 last 有效的 逻辑 状态 用 内部的
总线 支撑 设备. (看 图示 4). 在 这 第二 的 二 suc-
cessive
INT一个 循环 一个 字节 的 信息 是 读 从 这
数据 总线 (d7-d0) 作 有提供的 用 这 中断 系统 逻辑
(i.e., 82c59a priority 中断 控制). 这个 字节 identi-
fies 这 源 (类型) 的 这 中断. 它 是 multiplied 用 四
和 使用 作 一个 pointer 在 一个 中断 vector lookup 表格,
作 描述 早期.
总线 定时 - 中等 大小 系统
为 中等 complexity 系统 这 mn/
mx 管脚 是 con-
nected 至 地 和 这 82c88 总线 控制 是 增加 至 这
系统 作 好 作 一个 82c82/82c83 获得 为 闭锁 这
系统 地址, 和 一个 82c86/82c87 transceiver 至 准许
为 总线 加载 更好 比 这 80c86 是 有能力 的 han-
dling. 信号 ale,
den, 和 dt/r 是 发生 用 这
82c88 instead 的 这 处理器 在 这个 configuration,
虽然 它们的 定时 仍然是 相当地 这 一样. 这
80c86 状态 输出 (
s2, s1 和 s0) 提供 类型-的-循环
信息 和 变为 82c88 输入. 这个 总线 循环 infor-
mation specifies 读 (代号, 数据 或者 i/o), 写 (数据 或者 i/o),
中断 acknowledge, 或者 软件 halt. 这 82c88 issues
控制 信号 specifying 记忆 读 或者 写, i/o 读 或者
写, 或者 中断 acknowledge. 这 82c88 提供 二
类型 的 写 strobes, 正常的 和 先进的, 至 是 应用
作 必需的. 这 正常的 写 strobes 有 数据 有效的 在 这
leading 边缘 的 写. 这 先进的 写 strobes 有 这
一样 定时 作 读 strobes, 和 hence, 数据 是 不 有效的 在
这 leading 边缘 的 写. 这 82c86/82c87 transceiver
receives 这 t 和
oe 输入 从 这 82c88 dt/R
和 den 信号.
这 pointer 在 这 中断 vector 表格, 这个 是 passed
在 这 第二
inta 循环, 能 是 获得 从 一个
82c59a located 在 也 这 local 总线 或者 这 系统 总线. 如果
这 主控 82c59a priority 中断 控制 是 positioned
在 这 local 总线, 这 82c86/82c87 transceiver 必须 是 dis-
abled 当 读 从 这 主控 82c59a 在 这
中断 acknowledge sequence 和 软件 “poll”.
表格 5.
BHE A0 特性
0 0 全部的 文字
0 1 upper 字节 从/至 odd 地址
1 0 更小的 字节 从/至 甚至 地址
1 1 毫无
80C86
: 点此下载
