®
8
PCM1727
1 2 3
14 15
1/f
S
l_ch
r_ch
MSB LSB
16
lrcin (管脚 19)
bckin (管脚 17)
音频的 数据 文字 = 16-位
din (管脚 18)
1 2 3
14 15
MSB LSB
16
1 2 3
18 19
MSB LSB
20
音频的 数据 文字 = 20-位
din (管脚 18)
1 2 3
18 19
MSB LSB
20
21
21
21
1 2 3
22 23
MSB LSB
24
音频的 数据 文字 = 24-位
din (管脚 18)
1 2 3
22 23
MSB LSB
24
pcm1727’s 内部的 pll 能 是 编写程序 为 三
不同的 抽样 发生率 (lrcin), 作 显示 在 表格
i. 这 内部的 抽样 clocks 发生 用 这 各种各样的
编写程序 发生率 是 显示 在 表格 ii. 这 系统
时钟 输出 频率 为 pcm1727 是 100% 精确.
频率 错误 的 发生 系统 时钟 用 编写程序
pll 是 较少 比
±
0.03ppm 预定的 至 高 精度 pll
构建.
至 提供 mcko 时钟 和 scko1, scko2, scko3
clocks 为 外部 电路, 一个 外部 缓存区 将 是 使用
至 避免 degrading 音频的 效能 (作 显示 在 这
连接 图解, 在 图示 1).
抽样 发生率-lrcin (khz)
标准 抽样 freq
44.1 48
翻倍 的 标准 抽样 freq
96
表格 i. 抽样 发生率.
抽样
频率 SCKO2 SCKO3
(lrcin) 系统 时钟 系统 时钟
44.1khz
标准 16.9344mhz 33.8688mhz
48kHz
标准 18.4320mhz 36.8640mhz
96kHz
翻倍 36.8640mhz 36.8640mhz
表格 ii. 抽样 发生率 vs 内部的 系统 时钟
(= 输出 发生率 的 双 pll).
图示 7. 音频的 数据 输入 定时.
LRCKIN
BCKIN
DIN
1.4v
1.4v
1.4v
t
BCH
t
BCL
t
LB
t
BL
t
DS
bckin 脉冲波 循环 time
bckin 脉冲波 宽度 high
bckin 脉冲波 宽度 low
bckin rising 边缘 至 lrcin edge
lrcin 边缘 至 bckin rising edge
din 设置-向上 time
din 支撑 时间
: t
BCY
: t
BCH
: t
BCL
: t
BL
: t
LB
: t
DS
: t
DH
: 100ns (最小值)
: 50ns (最小值)
: 50ns (最小值)
: 30ns (最小值)
: 30ns (最小值)
: 30ns (最小值)
: 30ns (最小值)
t
DH
t
BCY
图示 6. “i
2
s” 数据 输入 定时.
: 点此下载
