®
15
PCM1740
I
2
c-总线 接口 描述
这 pcm1740 包含 一个 i
2
c-总线 接口 为 writing 这
内部的 控制 寄存器. 这个 提供 一个 工业 标准
方法 为 接合 一个 host cpu 控制 端口 至 这
pcm1740. 这 pcm1740 运作 作 一个 从动装置 接受者 在
这 总线, 和 支持 数据 转移 比率 向上 至 100 kilobits-
每-第二 (kbps).
这 i
2
c-总线 接口 是 包括 的 四 信号: sda
(管脚 9), scl (管脚 8), ad0 (pin 6), 和 ad1 (pin 7). 这 scl
输入 是 这 串行 数据 时钟, 当 sda 是 这 串行 数据
输入. sda carries 开始/停止, 从动装置 地址, sub-地址 (or
寄存器 地址), 寄存器, 和 承认 数据. 这
ad0 和 ad1 输入 表格 这 更小的 二 位 的 这 从动装置
地址.
从动装置 地址
这 pcm1740 从动装置 地址 组成 的 七 位, 作 显示
在 图示 12. 这 five 大多数 重大的 位 是 fixed, 当 这
二 least 重大的 位, named a0 和 a1, 是 定义 用 这
逻辑 水平 呈现 在 这 ad0 和 ad1 输入 管脚. 这个
准许 四 pcm1740’s 至 reside 在 这 一样 i
2
c-总线.
总线 运作
图示 13 显示 这 典型 配置 的 这 pcm1740 在
这 i
2
c-总线. 这 主控 传输者 或者 传输者/接受者 是
典型地 一个 微控制器, 或者 一个 音频的 dsp/解码器. 这
主控 设备 控制 这 数据 transfers 在 这 总线. 这
pcm1740 运作 作 一个 从动装置 接受者, 和 accepts 数据 从
这 主控 当 它 是 合适的 addressed. 这 数据 转移
将 是 包括 的 一个 unlimited 号码 的 字节, 或者 8-位
数据 words. 图示 14 显示 这 message 转移 协议.
为 正常的 位 转移 在 这 总线, 数据 在 sda 必须
是 静态的 当 scl 是 高. 数据 在 sda 将 改变
高/ 低 states 当 scl 是 低. 这 例外 至 这个
rule 是 这 开始 和 停止 情况.
这 开始 情况 是 定义 用 一个 高-至-低 转变 在
sda 当 scl 是 高, 和 是 denoted 和 一个 “s” 在 图示
12. 这 停止 情况 是 定义 用 一个 低-至-高 转变
在 sda 当 scl 是 高, 和 是 denoted 和 一个 “p” 在
图示 12. 这 开始 和 停止 情况 是 总是 发生
用 这 主控. 所有 数据 transfers 从 主控 至 从动装置 begin
和 一个 开始 情况 和 终止 和 一个 停止 情况. 这 总线
是 考虑 至 是 busy 之后 这 开始 情况, 和 变为
自由 一些 时间 之后 这 停止 情况.
主控
传输者/
接受者
SCL
SDA
从动装置
接受者
(pcm1740)
从动装置
传输者/
接受者
主控
传输者/
接受者
SDA
SCL
开始
情况
开始
情况
StopAddress addressr/w r/wack ACKACKData
1-7 1-78 89 9981-7
注释: (1) 时钟 低 (最小值) = 4.7
µ
s; 时钟 高 (最小值) = 4
µ
s. (2) 这 dased 线条 是 这
acknoweledgement 的 这 接受者. (3) mark-至 空间 比率 = 1:1 (low-to-high). (4) 最大
号码 的 字节 是 unrestriced. (5) premature 末端 的 转移 是 允许 用 一代 的
停止 情况. (6) acknowledge 时钟 位 必须 是 提供 用 主控.
图示 12. 控制 数据 format.
图示 13. 典型 i
2
c-总线 配置.
图示 14. i
2
c 总线 数据 转移.
01
从动装置 地址
1A1A0S1 0 0
MSB r/w
一个 B12 B11 B10B15 B14 B13 B09 B08 一个 B07 B06
B02 B01 B00B05 B04 B03
一个
内部的 strobe 为
数据 闭锁
不 acknowledge
P
Acknowledge
从
从动装置
Acknowledge
从
从动装置
开始
从
主控
停止
从
主控
sub 地址 字节 数据 字节
: 点此下载
