®
16
PCM1740
数据 转移 begins 和 一个 开始 情况, 和 是 immedi-
ately followed 用 这 从动装置 地址 和 读/ 写 位. 这
读/ 写 位 是 设置 至 “0” 为 这 pcm1740, 在 顺序 至
写 数据 至 这 控制 寄存器 指定 用 这 sub-
地址. 这个 是 followed 用 一个 承认 从 这
pcm1740, 这 sub-地址 (i.e., 控制 寄存器 地址),
另一 承认 从 这 pcm1740, 这 控制
寄存器 数据, 和 另一 承认 从 这
pcm1740. what 发生 之后 这个 取决于 在之上 如果 这 用户
wants 至 continue writing 额外的 控制 寄存器, 或者 如果
它们 want 至 terminate 这 数据 转移. 如果 这 用户 wants 至
continue, 这 承认 是 followed 用 一个 开始 condi-
tion 为 这 next 写 sequence. 如果 这 用户 decides 至
terminate 这 数据 转移, 然后 一个 停止 情况 是 gener-
ated 用 这 主控.
这 i
2
c-总线 规格 定义 定时 (所需的)东西 为
设备 连接 至 这 总线. 定时 (所需的)东西 为 这
pcm1740 是 显示 在 图示 15.
涉及
为 额外的 信息 关于 这 i
2
c-总线, 请
谈及 至 这 i
2
c-总线 规格, 版本 2.0, 发行 在
12月 1998 用 飞利浦 半导体.
图示 15. i
2
c 总线 定时.
SDA
SCL
s: 开始 情况
sr: 重复的 开始 情况
p: 停止 情况
t
F
t
hd; sta
S Sr P S
t
hd; dat
t
高
t
su; sta
t
su; sto
t
R
t
hd; sta
t
R
t
低
t
F
t
su, dat
t
BUF
标识 描述 最小值 典型值 最大值 单位
f
SCL
scl 时钟 频率 100 kHz
t
hd; sta
支撑 时间 (重复的) 开始 情况, 4.0
µ
s
之后 这个 时期, 这 第一 时钟 脉冲波 是
发生
t
低
低 时期 的 这 scl 时钟 4.7
µ
s
t
高
高 时期 的 这 scl 时钟 4.0
µ
s
t
su:sta
设置-向上 时间 为 一个 重复的 开始 情况
4.7
µ
s
t
hd;dat
数据 支撑 时间 为 i
2
c-总线 设备 0 3.45(2)
µ
s
t
su;dat
数据 设置-向上 时间 250 ns
t
R
上升 时间 的 两个都 sda 和 scl 信号 1000 ns
t
F
下降 时间 的 两个都 sda 和 scl 信号 300 ns
t
su;sto
设置-向上 时间 为 停止 情况 4.0
µ
s
t
BUF
总线 自由 时间 在 一个 停止 和 开始
4.7
µ
s
情况
C
B
电容的 加载 为 各自 总线 线条 400 pF
V
NL
噪音 余裕 在 这 低 水平的 为 各自 0.1 v
DD
V
连接 设备 (包含 hysteresis)
V
NH
噪音 余裕 在 这 高 水平的 为 各自 0.2 v
DD
V
连接 设备 (包含 hysteresis)