tlc5615c, tlc5615i
10-位 数字的-至-相似物 转换器
slas142c – october 1996 – 修订 march 2000
11
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
应用 信息
缓存区 放大器
这 输出 缓存区 有 一个 栏杆-至-栏杆 输出 和 短的 电路 保护 和 能 驱动 一个 2-k
Ω
加载 和 一个 100-pf
加载 电容. 安排好 时间 是 12.5
µ
s 典型 至 在里面 0.5 lsb 的 最终 值.
外部 涉及
这 涉及 电压 输入 是 缓冲, 这个 制造 这 dac 输入 阻抗 不 代号 依赖. 因此,
这 refin 输入 阻抗 是 10 m
Ω
和 这 refin 输入 电容 是 典型地 5 pf 独立 的 输入
代号. 这 涉及 电压 确定 这 dac 全部-规模 输出.
逻辑 接口
这 逻辑 输入 函数 和 也 ttl 或者 cmos 逻辑 水平. 不管怎样, 使用 栏杆-至-栏杆 cmos 逻辑 achieves
这 最低 电源 消耗. 这 电源 必要条件 增加 用 大概 2 时间 当 使用 ttl 逻辑
水平.
串行 时钟 和 更新 比率
图示 1 显示 这 tlc5615 定时. 这 最大 串行 时钟 比率 是:
f
(sclk)最大值
+
1
t
w
ǒ
CH
Ǔ
)
t
w
ǒ
CL
Ǔ
或者 大概 14 mhz. 这 数字的 更新 比率 是 限制 用 这 碎片-选择 时期, 这个 是:
t
p(cs)
+
16
ǒ
t
w
ǒ
CH
Ǔ
)
t
w
ǒ
CL
Ǔ
Ǔ
)
t
w
ǒ
CS
Ǔ
和 是 equal 至 820 ns 这个 是 一个 1.21 mhz 更新 比率. 不管怎样, 这 dac 安排好 时间 至 10 位 的 12.5
µ
s
限制 这 更新 比率 至 80 khz 为 全部-规模 输入 步伐 transitions.