PIC16CE625T-04E/SS_集成电路资料查询网


1998 微芯 技术 公司
初步的
ds40182a-页 23
PIC16CE62X
5.0 i/o 端口
这 PIC16CE62X部分 有 二 端口, porta 和
portb.一些 管脚f或者 这些 i/o 端口 是 多路复用
和 一个 alternate 函数 为 这 附带的 特性 在
这 设备. 在 一般, 当 一个 附带的 是 使能,
那 管脚 将 不 是 使用 作 一个 一般 目的 i/o 管脚.
5.1 端口一个 和 trisa 寄存器
端口一个 是 一个 5-位 宽 获得. ra4 是 一个 施密特 触发 输入
和 一个 打开 流 输出.P或者t ra4 是 多路复用 和 这
t0cki 时钟 输入. 所有 其它 ra 端口 管脚 有 施密特
Trigger 输入 水平 和 全部 cmos 输出 驱动器. 所有 管脚
have 数据 方向 位 (tris 寄存器) 这个 能 conﬁg-
ure 这些 管脚 作 输入 或者 输出.
一个 '1' 在 这 trisa 寄存器 puts 这 相应的 输出
driver 在 一个 hi- 阻抗 模式. 一个 '0' 在 这 trisa 寄存器
puts 这 内容 的 这 输出 获得 在 这 选择 管脚(s).
读 这 porta 寄存器 读 这 状态 的 这 管脚
whereas writing 至 它 将 写 至 这 端口 获得. 所有 写
operations 是 读-modify-写 行动. 所以 一个 写
至 一个 端口 implies 那 这 端口 管脚 是 ﬁrst 读, 然后 这个
value 是 modiﬁed 和 写 至 这 端口 数据 获得.
The 端口一个 管脚 是 多路复用 和 比较器 和
voltage 涉及 功能. 这 运作 的 这些
管脚 是 选择 用 控制 位 在 这 cmcon
(comparator 控制 寄存器) 寄存器 和 这 vrcon
(voltage 涉及 控制 寄存器) 寄存器. 当
选择 作 一个 比较器 输入, 这些 管脚 将 读
作 '0's.
图示 5-1: 块 图解 的
ra1:ra0 管脚
便条: i/o 管脚 有 保护 二极管 至 v
DD
和 v
SS
.
数据
总线
QD
Q
CK
P
N
WR
PortA
WR
TRISA
数据 获得
tris 获得
rd trisa
rd porta
相似物
V
SS
V
DD
i/o 管脚
QD
Q
CK
输入 模式
DQ
EN
至 比较器
施密特 触发
输入 缓存区
trisa 控制 这 方向 的 这 ra 管脚, 甚至 当
这y 是 正在 使用 作 比较器 输入. 这 用户
must 制造 确信 至 保持 这 管脚 conﬁgured 作 输入
当 使用 它们 作 比较器 输入.
这 ra2 管脚 将 也 函数 作 这 输出 为 这
voltage 涉及. 当 在 这个 模式, 这 v
REF
管脚 是 一个
非常high 阻抗 输出. 这 用户 必须 conﬁgure
trisa<2> 位 作 一个 输入 和 使用high 阻抗
负载.
在 一个 的 这 比较器 模式 deﬁned 用 这
cmcon 寄存器, 管脚 ra3 和 ra4 变为 输出
的 这 comparators. 这 trisa<4:3> 位 必须 是
cleared 至 使能 输出 至 使用 这个 函数.
例子 5-1: initializing porta
图示 5-2: BLOCk 图解 的 ra2 管脚
便条:
在 重置, 这 trisa 寄存器 是 设置 至 所有
输入.这 数字的 输入 是 无能 和
这 comparator 输入 是 强迫 至 地面
至 减少 excess 电流 消耗量.
CLRF PORTA ;initialize porta 用 设置
;输出 数据 latches
MOVLW 0X07 ;转变 comparators 止 和
MOVWF CMCON ;使能 管脚 为 i/o
;功能
BSF 状态, rp0 ;选择 bank1
MOVLW 0x1F ;值 使用 至 initialize
;数据 方向
MOVWF TRISA ;设置 ra<4:0> 作 输入
;trisa<7:5> 是 总是
;读 作 '0'.
便条: i/o 管脚 有 保护 二极管 至 v
DD
和 v
SS
.
数据
总线
QD
Q
CK
P
N
WR
PortA
WR
TRISA
数据 获得
tris 获得
rd trisa
rd porta
相似物
V
SS
V
DD
ra2 管脚
QD
Q
CK
输入 模式
DQ
EN
至 比较器
施密特 触发
输入 缓存区
V
ROE
V
REF
62x.bk  页 23  tuesday, march 10, 1998  3:40 pm

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

 1998 微芯技术公司初步的 ds40182a-页 23 PIC16CE62X 5.0 i/o 端口这 PIC16CE62X部分有二端口, porta 和 portb.一些管脚f或者这些 i/o 端口是多路复用和一个 alternate 函数为这附带的特性在这设备. 在一般, 当一个附带的是使能, 那管脚将不是使用作一个一般目的 i/o 管脚. 5.1 端口一个和 trisa 寄存器端口一个是一个 5-位宽获得. ra4 是一个施密特触发输入和一个打开流输出.P或者t ra4 是多路复用和这 t0cki 时钟输入. 所有其它 ra 端口管脚有施密特 Trigger 输入水平和全部 cmos 输出驱动器. 所有管脚 have 数据方向位 (tris 寄存器) 这个能 conﬁg- ure 这些管脚作输入或者输出. 一个 '1' 在这 trisa 寄存器 puts 这相应的输出 driver 在一个 hi- 阻抗模式. 一个 '0' 在这 trisa 寄存器 puts 这内容的这输出获得在这选择管脚(s). 读这 porta 寄存器读这状态的这管脚 whereas writing 至它将写至这端口获得. 所有写 operations 是读-modify-写行动. 所以一个写至一个端口 implies 那这端口管脚是 ﬁrst 读, 然后这个 value 是 modiﬁed 和写至这端口数据获得. The 端口一个管脚是多路复用和比较器和 voltage 涉及功能. 这运作的这些管脚是选择用控制位在这 cmcon (comparator 控制寄存器) 寄存器和这 vrcon (voltage 涉及控制寄存器) 寄存器. 当选择作一个比较器输入, 这些管脚将读作 '0's. 图示 5-1: 块图解的 ra1:ra0 管脚便条: i/o 管脚有保护二极管至 v DD 和 v SS . 数据总线 QD Q CK P N WR PortA WR TRISA 数据获得 tris 获得 rd trisa rd porta 相似物 V SS V DD i/o 管脚 QD Q CK 输入模式 DQ EN 至比较器施密特触发输入缓存区 trisa 控制这方向的这 ra 管脚, 甚至当这y 是正在使用作比较器输入. 这用户 must 制造确信至保持这管脚 conﬁgured 作输入当使用它们作比较器输入. 这 ra2 管脚将也函数作这输出为这 voltage 涉及. 当在这个模式, 这 v REF 管脚是一个非常high 阻抗输出. 这用户必须 conﬁgure trisa<2> 位作一个输入和使用high 阻抗负载. 在一个的这比较器模式 deﬁned 用这 cmcon 寄存器, 管脚 ra3 和 ra4 变为输出的这 comparators. 这 trisa<4:3> 位必须是 cleared 至使能输出至使用这个函数. 例子 5-1: initializing porta 图示 5-2: BLOCk 图解的 ra2 管脚便条: 在重置, 这 trisa 寄存器是设置至所有输入.这数字的输入是无能和这 comparator 输入是强迫至地面至减少 excess 电流消耗量. CLRF PORTA ;initialize porta 用设置 ;输出数据 latches MOVLW 0X07 ;转变 comparators 止和 MOVWF CMCON ;使能管脚为 i/o ;功能 BSF 状态, rp0 ;选择 bank1 MOVLW 0x1F ;值使用至 initialize ;数据方向 MOVWF TRISA ;设置 ra<4:0> 作输入 ;trisa<7:5> 是总是 ;读作 '0'. 便条: i/o 管脚有保护二极管至 v DD 和 v SS . 数据总线 QD Q CK P N WR PortA WR TRISA 数据获得 tris 获得 rd trisa rd porta 相似物 V SS V DD ra2 管脚 QD Q CK 输入模式 DQ EN 至比较器施密特触发输入缓存区 V ROE V REF 62x.bk 页 23 tuesday, march 10, 1998 3:40 pm

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com