intel 82443lx (pac)
E
12
1/29/98 1:26 pm 440lx_20.doc
intel confidential
(直到 发行 日期)
accelerated graphics 端口 (一个.g.p.) 接口
这 440lx 是 这 第一 agpset 产品 设计 至 支持 这 一个.g.p. 接口. 这 pac 一个.g.p.
implementation 是 兼容 和 这 accelerated graphics 端口 规格 1.0. pac 支持 仅有的 一个
同步的 一个.g.p. 接口, 连接 至 这 host 总线 频率. 这 一个.g.p. 接口 能 reach 一个
theoretical ~532 mbytes/秒 转移 比率. 这 真实的 带宽 将 是 限制 用 这 能力 的 这 pac
记忆 subsystem.
pci 接口
这 pac pci 接口 是 33-mhz 修订 2.1 一致的 和 支持 向上 至 five 外部 pci 总线 masters 在
增加 至 这 i/o 桥 (piix4). pac 支持 仅有的 同步的 pci 连接 至 这 host 总线 频率.
读/写 缓存区
pac 定义 一个 sophisticated 数据 buffering scheme 至 支持 这 必需的 水平的 的 concurrent 行动 和
提供 足够的 sustained 带宽 在 dram sub系统和 所有 其它系统 接口 (cpu,
一个.g.p. 和 pci).
系统 clocking
pac 运作 这 host 接口 在 66 mhz, pci 在 33 mhz 和 一个.g.p. 在 66/133 mhz. 连接 在 所有
接口 和 内部的 逻辑 是 完毕 在 一个 同步的 manner. pac 是 不 设计 至 支持 host 总线
发生率 更小的 比 66 mhz. 这 pac clocking scheme 使用 一个 外部 时钟 synthesizer (这个
生产 涉及 clocks 为 这 host, 一个.g.p. 和 pci 接口).
i/o apic
这 i/o apic 是 使用 至 支持 双 processors. 在 配置 那 使用 piix4 和 一个 保卫-alone i/o
apic 组件, pac 支持 一个 外部 状态 输出 信号 那 能 是 使用 至 控制 同步
的 中断.
: 点此下载
