intel 82443lx (pac)
E
14
1/29/98 1:26 pm 440lx_20.doc
intel confidential
(直到 发行 日期)
2.1. pac 信号
2.1.1. host 接口 信号
表格 1. host 接口 信号
名字 类型 描述
a[31:3]# i/o gtl+
地址 总线:
a[31:3]# 连接 至 这 处理器 地址 总线. 在 host
循环, 这 a[31:3]# 是 输入. pac 驱动 a[31:3]# 在 snoop 循环 在
behalf 的 pci 和 一个.g.p. initiators. 便条 那 这 地址 信号 是 inverted
在 这 cpu 总线.
ADS# i/o gtl+
地址 strobe:
这 cpu 总线 所有权人 asserts ads# 至 表明 这 第一 的 二
循环 的 一个 要求 阶段.
BPRI# o gtl+
priority 代理 总线 要求:
pac 是 这 仅有的 priority 代理 在 这 cpu 总线.
这个 信号 是 使用 至 获得 这 ownership 的 这 地址 总线. 除非 这
hlock# 信号 是 asserted, bpri# 有 priority 在 symmetric 总线 requests
和 导致 这 电流 symmetric 所有权人 至 停止 issuing 新 transactions.
BNR# i/o gtl+
块 next 要求:
使用 至 块 这 电流 要求 总线 所有权人 从 issuing
一个 新 要求. 这个 信号 是 使用 至 dynamically 控制 这 cpu 总线 pipeline
depth.
CPURST# o gtl+
cpu 重置.
这 cpurst# 管脚 是 一个 输出 从 pac. pac 发生 这个
信号 为基础 在 这 rstin# 输入 信号 (从 piix4). 这 cpurst# 准许 这
cpu(s) 至 begin 执行 在 一个 知道 状态.
DBSY# i/o gtl+
数据 总线 busy:
使用 用 这 数据 总线 所有权人 至 支撑 这 数据 总线 为 transfers
需要 更多 比 一个 循环.
DEFER# o gtl+
defer: pac
将 发生 一个 deferred 回馈. pac 将 也 使用 这 defer#
信号 至 表明 一个 retry 回馈 在 这 cpu 总线.
DRDY# i/o gtl+
数据 准备好:
asserted 为 各自 循环 那 数据 是 transferred.
hd[63:0]# i/o gtl+
host 数据:
这些 信号 是 连接 至 这 cpu 数据 总线. 便条 那 这
数据 信号 是 inverted 在 这 cpu 总线.
HIT# i/o gtl+
hit:
indicates 那 一个 caching 代理 holds 一个 unmodified 版本 的 这
要求 线条. 也, 这 目标 将 扩展 这 snoop window 用 驱动 hit# 在
conjunction 和 hitm#.
HITM# i/o gtl+
hit 修改:
indicates 那 一个 caching 代理 holds 一个 修改 版本 的 这
要求 线条 和 那 这个 代理 假设 责任 为 供应 这 线条.
它 是 也 驱动 在 conjunction 和 hit# 至 扩展 这 snoop window.
HLOCK# i gtl+
host 锁:
hlock# 提供 一个 mechanism 至 insure 那 循环 在 这 host
总线 是 atomic. 所有 循环 initiated 当 hlock# 是 asserted 是 有保证的
atomic. (i.e., 非 pci 或者 一个.g.p.-snoopable 进入
至 dram 是 允许 当
hlock# 信号 是 asserted 用 这 cpu.)
hreq[4:0]# i/o gtl+
要求 command:
asserted 在 两个都 clocks 的 要求 阶段. 在 这 第一
时钟, 这 信号 定义 这 transaction 类型 至 一个 水平的 的 detail 那 是 sufficient
至 begin 一个 snoop 要求. 在 这 第二 时钟, 这 信号 carry 额外的
信息 至 定义 这 完全 transaction 类型.
: 点此下载
