E
intel 82443lx (pac)
15
1/29/98 1:26 pm 440lx_20.doc
intel confidential
(直到 发行 日期)
表格 1. host 接口 信号
名字 类型 描述
HTRDY# i/o gtl+
host 目标 准备好:
indicates 那 这 目标 的 这 cpu 总线 transaction 是 能
至 enter 这 数据 转移 阶段.
INIT# o lvttl
initialization.
这个 是 这 输出 信号 发生 用 这 pac 之后 一个 cpu
关闭 总线 循环, 或者 之后 一个 软 重置 是 initiated 用 writing 至 这 重置
控制 寄存器.
rs[2:0]# i/o gtl+
回馈 信号:
indicates 类型 的 回馈 符合 至 这 下列的 表格:
rs[2:0] 回馈 类型 rs[2:0] 回馈 类型
000 空闲 状态 100 hard 失败
001 retry 回馈 101 非 数据 回馈
010 deferred 回馈 110 implicit writeback
011 保留 111 正常的 数据 回馈
HCLKIN I
LVTTL
(2.5v)
host 时钟 在:
看
clocks, 重置, 和 miscellaneous 信号
部分.
注释:
所有 的 这 信号 在 这 host 接口 是 描述 在 这 pentium
II
处理器 数据 书. 这 preceding
表格 最好的部分 pac 明确的 使用 的 这些 信号.
2.1.2. dram 接口 信号
这 pac dram 控制 支持 二 不同的 记忆 配置, 这个 是 选择 在 重置 通过
一个 strapping 在 这 cke 管脚. 配置 #1 是 这 大 记忆 排列. 配置 #2 是 这 小
记忆 排列.
表格 2. dram 接口 信号
信号 类型 描述
rcsa[5:0]# O
LVTTL
行 地址 strobe 5-0 (edo):
这些 信号 是 使用 至 获得 这 行
地址 在 这 记忆 排列. 各自 信号 是 使用 至 选择 一个 dram 行.
这些 信号 驱动 这 dram 排列 直接地 没有 任何 外部 缓存区.
碎片 选择 5-0 (sdram):
为 这 记忆 行 配置 和 sdram, 这些
管脚 执行 这 函数 的 selecting 这 particular sdram 组件 在
这 起作用的 状态.
一样 函数 为 配置 #1 和 配置 #2.
这些 信号 有 可编程序的 缓存区 strengths 为 optimization 下面 不同的
信号 加载 情况.
: 点此下载
