4-203
82C37A
应用 信息
图示 6 显示 一个 应用 为 一个 dma 系统 utilizing 这
82c37a dma 控制 和 这 80c88 微处理器. 在
这个 应用, 这 82c37a dma 控制 是 使用 至
改进 系统 效能 用 准许 一个 i/o 设备 至
转移 数据 直接地 至 或者 从 系统 记忆.
组件
这 系统 时钟 是 发生 用 这 82c84a 时钟 驱动器
和 是 inverted 至 满足 这 时钟 高 和 低 时间 必需的
用 这 82c37a dma 控制. 这 四 或者 门 是 使用
至 支持 这 80c88 微处理器 在 最小 模式 用
producing 这 控制 信号 使用 用 这 处理器 至
进入 记忆 或者 i/o. 一个 解码器 是 使用 至 发生 碎片
选择 为 这 dma 控制 和 记忆. 这 大多数 signifi-
cant 位 的 这 地址 是 输出 在 这 地址/数据 总线.
因此, 这 82c82 octal 获得 是 使用 至 demultiplex 这
地址. 支撑 acknowledge (hlda) 和 地址 使能
(aen) 是 “ored” 一起 至 insure 那 这 dma 控制
做 不 有 总线 contention 和 这 微处理器.
运作
一个 dma 要求 (dreq) 是 发生 用 这 i/o 设备. 之后
接到 这 dma 要求, 这 dma 控制 将 公布 一个
支撑 要求 (hrq) 至 这 处理器. 这 系统 busses
是 不 released 至 这 dma 控制 直到 一个 支撑 acknowl-
边缘 信号 是 returned 至 这 dma 控制 从 这
80c88 处理器. 之后 这 支撑 acknowledge 有 被
received, 地址 和 控制 信号 是 发生 用
这 dma 控制 至 accomplish 这 dma transfers. 数据 是
transferred 直接地 从 这 i/o 设备 至 记忆 (或者 恶行
对抗) 和
ior 和 memw (或者 memr 和 iow) 正在
起作用的. 便条 那 数据 是 不 读 在 或者 驱动 输出 的 这
dma 控制 在 i/o-至-记忆 或者 记忆-至-i/o 数据
transfers.
图示 6. 应用 为 dma 系统
MEMR
MEMW
IOR
IOW
MEMCS
MEMR
MEMW
记忆
47k
Ω
V
CC
地址 总线
数据 总线
V
CC
数据 总线
80C88
WR
RD
m/
IO
HRQ
HLDA
AX
ALE
AD0
AD7
mn/mx
CLK
82C84A
或者
82C85
HLDA
MEMCS
STB
82C82
OE
解码器
地址 总线
STB
82C82
OE
a0-7
CS
CLK
EOP
HLDA
IOR
DACK
ADSTB
AEN
db0-7
IOW
MEMR
MEMW
HRQ
DREQ0
82C37A
IOR
IOW
V
CC
CS
DREQ
i/o
设备
便条: 这 地址 线条 需要 拉-向上 电阻器.
: 点此下载
