首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:104142
 
资料名称:82V3001
 
文件大小: 375.4K
   
说明
 
介绍:
WAN PLL WITH SINGLE REFERENCE INPUT
 
 


: 点此下载
  浏览型号82V3001的Datasheet PDF文件第8页
8
浏览型号82V3001的Datasheet PDF文件第9页
9
浏览型号82V3001的Datasheet PDF文件第10页
10
浏览型号82V3001的Datasheet PDF文件第11页
11

12
浏览型号82V3001的Datasheet PDF文件第13页
13
浏览型号82V3001的Datasheet PDF文件第14页
14
浏览型号82V3001的Datasheet PDF文件第15页
15
浏览型号82V3001的Datasheet PDF文件第16页
16
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
12
idt82v3001a wan pll 和 单独的 reference 输入 工业的 温度范围
3.1.4 freerun 模式
freerun 模式 是 典型地 使用 when 一个 主控 时钟 源 是
必需的, 或者 一个 系统 是 just powered 向上 和 这 网络
同步 有 不 被 达到.
在 freerun 模式, 这 idt82v3001a 提供 定时 和
同步 信号 这个 是为基础 在 这 主控 时钟 频率
(osci) 仅有的 和 不 同步至 这 输入 涉及 信号.
这 精度 的 这 输出 时钟 是 equal 至 这 精度 的 这
主控 时钟 (osci). 所以 如果 一个 ±32 ppm 输出 时钟 是 必需的, 这
主控 时钟 必须 也 是 ±32 ppm. 谈及 至"osc"部分 为 更多
信息.
这 freerun 管脚 将 go 高 whenever 这 idt82v3001a 工作 在
freerun 模式.
3.2 频率 选择 电路
这 idt82v3001a accepts 一个 涉及 输入 信号, fref, 和
运作 在 它的 下落 边缘. 这 输入 涉及 能 是 8 khz, 1.544
mhz 或者 2.048 mhz. 作 显示 在表格 - 3, 这 f_sel1 和 f_sel0 管脚
决定 这个 的 这 三 frequencies 是 选择. 每 时间 这
频率 是 changed, 这 设备 必须 是 重置 至 制造 这 改变
有效的.
3.3 invalid 输入 信号 发现
这个 电路 monitors 这 input 涉及 信号 在 这
idt82v3001a. 这 idt82v3001a 将automatically enter holdover
模式 (自动-holdover) 如果 这 新当选的 涉及 信号 是 输出 的 这
俘获 范围 (看表格 - 7), 包含 一个 完全 丧失 的 输入
涉及, 或者 一个 大 频率 变换 在 这 输入 涉及. 当 这
输入 涉及 returns 至 正常的, 这 dpll 将 返回 至 正常的 模式.
在 holdover 模式, 这 输出 信号 的 这 idt82v3001a 是 为基础 在
这 输出 信号 30 ms 至 60 ms 较早的 至 进去 holdover 模式. 这
数量 的 阶段 逐渐变化 在 holdover mode 是 negligible 因为 holdover
模式 是 非常 精确 (e.g., 0.025 ppm). consequently, 这 阶段 延迟
在 这 输入 和 输出 之后 切换 后面的 至 正常的 模式 是
preserved.
3.4 系 控制 块
如果 这 电流 涉及 是 badly 损坏 或者 lost, 它 是 需要 至
使用 这 涉及 发生 用 the 存储 技巧 instead. 但是
当 切换 这 运作 模式, 一个 步伐 改变 在 阶段 在 这 输入
涉及 将 出现. 和 一个 步伐 改变 在 阶段 在 这 输入 的 这
dpll 将 含铅的 至 unacceptable 阶段 改变 在 这 输出 信号.
这 系 控制 块, 当 使能, 阻止 一个 步伐 改变 在 阶段
在 这 输入 涉及 信号 从 造成 一个 步伐 改变 在 阶段 在
这 输出 的 这 dpll 块.图示 - 5显示 这 系 控制 块
图解.
图示 - 5 系 控制 电路 图解
这 系 控制 块 将 工作 下面 这 控制 的 这 步伐
一代 电路 当 它 是 使能manually 或者 automatically (用 这
系_en 管脚 或者 系 自动-使能 逻辑 发生 用 这 状态 控制
电路).
这 输入 涉及 信号 是对照的 和 这 反馈 信号
(电流 输出 反馈 从 这 频率 选择 电路) 用 这
measure 电路. 这 阶段 difference 在 这 输入 涉及 和
这 反馈 信号 是 sent 至 这 storage 电路 为 系 纠正. 这
触发 电路 发生 一个 模拟的 reference 和 这 阶段 corrected 至
这 一样 位置 作 这 previous 涉及 符合 至 这 值
贮存 在 这 存储 电路. 和 th是 系 纠正 mechanism, 这
涉及 是 切换 没有 generating 一个 步伐 改变 在 阶段.
图示 - 6显示 这 阶段 瞬时 那 将 结果 如果 一个 状态
转变 是 执行 和 这 系 控制 块 使能.
表格 - 3 输入 涉及 频率 选择
f_sel1 f_sel0 输入 频率
00 保留
01 8 khz
1 0 1.544 mhz
1 1 2.048 mhz
步伐 一代
系_en
Measure
电路
存储
电路
触发 电路
反馈
信号
TCLR
Fref
模拟的
涉及
信号
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com