13
idt82v3001a wan pll 和 单独的 reference 输入 工业的 温度范围
图示 - 6 状态 转变 with 系 控制 块 使能
这 阶段 区别 在 这 存储 电路 能 是 cleared 用
应用 一个 逻辑 低 脉冲波 至 这
TCLR
管脚. 这 重置 脉冲波 应当 是 在
least 300 ns.
当 这 idt82v3001a primarily enters holdover 模式 为 短的
时间 时期 和 然后 转变 后面的 至 正常的 模式, 这 系 控制
电路 应当 不 是 使能. 这个 将 阻止 undesired accumulated
阶段 改变 在 这 输入 和 输出.
如果 这 系 控制 块 是 disabled manually 或者 automatically 在
状态 切换, 这 阶段 的 这 输出 信号 将 排整齐 和 那 的 这
新 涉及. 这 阶段 斜度 限制 至 5 ns 每 125 µs.图示 - 7
显示 这 阶段 瞬时 结果 从 一个 状态 转变 和 这 系
控制 块 无能.
图示 - 7 状态 转变 和系 控制 块 无能
3.5 dpll 块
作 显示 在图示 - 8, 这 dpll 块 组成 的 一个 阶段 探测器,
一个 limiter, 一个 循环 过滤, 一个 digital 控制 振荡器 和 dividers.
输入 时钟
previous fref
电流 fref
时间 = 0.00 s
时间 = 0.25 s
时间 = 0.50 s
时间 = 0.75 s
时间 = 1.0 s
时间 = 1.25 s
时间 = 1.50 s
时间 = 1.75 s
输出 时钟
输入 时钟
previous fref
电流 fref
时间 = 0.00 s
时间 = 0.25 s
时间 = 0.50 s
时间 = 0.75 s
时间 = 1.0 s
时间 = 1.25 s
时间 = 1.50 s
时间 = 1.75 s
输出 时钟