14
idt82v3001a wan pll 和 单独的 reference 输入 工业的 温度范围
图示 - 8 dpll 块 图解
3.5.1 阶段 探测器 (phd)
在 正常的 模式, 这 阶段 探测器 比较 这 模拟的 涉及
信号 从 这 系 控制 circuit 和 这 反馈 信号 从 这
频率 选择 电路, 和 输出 一个 错误 信号 相应的 至
这 阶段 区别 在 这 二.这个 错误 信号 是 然后 sent 至
这 limiter 电路 为 阶段 斜度 控制.
这 反馈 信号 能 是 8 khz, 2.048 mhz 或者 1.544 mhz, 作
选择 用 f_sel1 和 f_sel0 管脚. 谈及 至表格 - 3为 详细信息.
在 freerun 或者 holdover 模式,这 频率 选择 电路, 这
阶段 探测器 和 这 limiter 是 不 起作用的 和 这 输入 涉及
信号 是 不 使用.
3.5.2 LIMITER
这 limiter 是 使用 至 确保 那 这 dpll responds 至 所有 输入
瞬时 情况 和 一个 maximum 输出 阶段 斜度 的 5 ns 每 125
µs. 这个 好 满足 在&放大;ttr62411 和 telcordia gr-1244-核心
规格, 这个 具体说明 the 最大 阶段 斜度 的 7.6 ns 每
125 µs 和 81 ns 每 1.326 ms 各自.
在 正常的 模式, 这 limiter receives 这 错误 信号 从 这 阶段
探测器, 限制 这 阶段 斜度 在里面 5 ns 每 125 µs 和 发送 这
限制 信号 至 这 循环 过滤.
这 快 锁 模式 是 一个 submode 的 正常的 模式. 用 设置 这
flock 管脚 至 高, 这 设备 将 enter 快 锁 模式. 在 这个 模式,
这 limiter 是 无能 和 这 dpll 将 锁 至 这 新当选的 涉及
在里面 500 ms.
3.5.3 循环 过滤
这 循环 过滤 确保 那 这 jitter 转移 满足 ets 300 011
和 在&放大;t tr62411 (所需的)东西. 这个 循环 过滤 工作 similarly 至 一个
第一 顺序 低 通过 过滤 和 2.1 hz截止 频率 为 这 三 有效的
输入 涉及 信号 (8 khz, 2.048 mhz 或者 1.544 mhz).
这 输出 的 这 循环 过滤 变得至 这 数字的 控制 振荡器
直接地 或者 通过 这 fraction blocks, 在 这个 e1, t1 和 c6 信号 是
发生.
3.5.4 fraction 块
用 应用 一些 algorithms 至 这 新当选的 e1 信号, 这
fraction_c6 和 fraction_t1 blocks发生 c6 和 t1 信号
各自.
3.5.5 数字的 控制 振荡器 (dco)
在 正常的 模式, 这 dco receives三 限制 和 filtered 信号
从 循环 过滤 或者 fraction blocks. 为基础 在 这 received 信号, 这
dco 发生 三 数字的 输出, 25.248 mhz, 32.768 mhz 和
数字的 控制 振荡器
C32o
C16o
C8o
C4o
C2o
C3o
C6o
F0o
F8o
RSP
TSP
F16o
c1.5o
F32o
输出 接口
t1_分隔物
e1_分隔物
c6_分隔物
频率
选择
电路
阶段
探测器
模拟的 涉及
循环 过滤
fraction_c6
fraction_t1
24.704 mhz
32.768 mhz
25.248 mhz
反馈
信号
Limiter
FLOCK
f_sel1
f_sel0
: 点此下载
