飞利浦 半导体
SC16C550B
5 v, 3.3 v 和 2.5 v uart 和 16-字节 fifos
产品 数据 rev. 02 — 14 12月 2004 19 的 47
9397 750 14446
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
7.1 transmit (thr) 和 receive (rhr) 支持 寄存器
这 串行 传输者 部分 组成 的 一个 8-位 transmit 支撑 寄存器 (thr) 和
transmit 变换 寄存器 (tsr). 这 状态 的 这 thr 是 提供 在 这 线条 状态
寄存器 (lsr). writing 至 这 thr transfers 这 内容 的 这 数据 总线 (d7-d0) 至
这 thr, 供应 那 这 thr 或者 tsr 是 empty. 这 thr empty flag 在 这 lsr
寄存器 将 是 设置 至 一个 逻辑 1 当 这 传输者 是 empty 或者 当 数据 是
transferred 至 这 tsr. 便条 那 一个 写 运作 能 是 执行 当 这 thr
empty flag 是 设置 (逻辑 0 = 先进先出 全部; 逻辑 1 = 在 least 一个 先进先出 location 有).
这 串行 receive 部分 也 包含 一个 8-位 receive 支持 寄存器 (rhr).
Receive 数据 是 移除 从 这 SC16C550B 和 receive 先进先出 用 读 这 RHR
寄存器. 这 receive 部分 提供 一个 mechanism 至 阻止 false 开始. 在 这
下落 边缘 的 一个 开始 或者 false 开始 位, 一个 内部的 接受者 计数器 开始 counting
clocks 在 这 16
×
时钟 比率. 之后 7-
1
⁄
2
clocks, 这 开始 位 时间 应当 是 shifted 至
这 中心 的 这 开始 位. 在 这个 时间 这 开始 位 是 抽样, 和 如果 它 是 安静的 一个 逻辑 0
它 是 validated. evaluating 这 开始 位 在 这个 manner 阻止 这 接受者 从
assembling 一个 false character. 接受者 状态 代号 将 是 posted 在 这 lsr.
7.2 中断 使能 寄存器 (ier)
这 中断 使能 寄存器 (ier) masks 这 中断 从 接受者 准备好,
传输者 empty, 线条 状态 和 modem 状态 寄存器. 这些 中断 将
正常情况下 是 seen 在 这 int 输出 管脚.
表格 10: 中断 使能 寄存器 位 描述
位 标识 描述
7:4 ier[7:4] 不 使用.
3 IER[3] modem 状态 中断.
逻辑 0 = 使不能运转 这 modem 状态 寄存器 中断 (正常的 default
情况).
逻辑 1 = 使能 这 modem 状态 寄存器 中断.
2 IER[2] Receive 线条 状态 中断. 这个 中断 将 是 issued whenever 一个 全部地
聚集 receive character 是 transferred 从 rsr 至 这 rhr/先进先出,
i.e., 数据 准备好, lsr[0].
逻辑 0 = 使不能运转 这 接受者 线条 状态 中断 (正常的 default
情况).
逻辑 1 = 使能 这 接受者 线条 状态 中断.
1 IER[1] transmit 支持 寄存器 中断. 这个 中断 将 是 issued whenever
这 thr 是 empty, 和 是 有关联的 和 lsr[1].
逻辑 0 = 使不能运转 这 传输者 empty 中断 (正常的 default
情况).
逻辑 1 = 使能 这 传输者 empty 中断.
0 IER[0] receive 支持 寄存器 中断. 这个 中断 将 是 issued 当 这
先进先出 有 reached 这 编写程序 触发 水平的, 或者 是 cleared 当 这
先进先出 drops 在下 这 触发 水平的 在 这 先进先出 模式 的 运作.
逻辑 0 = 使不能运转 这 接受者 准备好 中断 (正常的 default 情况).
逻辑 1 = 使能 这 接受者 准备好 中断.
: 点此下载
