飞利浦 半导体
SC16C550B
5 v, 3.3 v 和 2.5 v uart 和 16-字节 fifos
产品 数据 rev. 02 — 14 12月 2004 21 的 47
9397 750 14446
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
7.3 先进先出 控制 寄存器 (fcr)
这个 寄存器 是 使用 至 使能 这 fifos, clear 这 fifos, 设置 这 receive 先进先出
触发 水平, 和 选择 这 dma 模式.
7.3.1 dma 模式
模式 0 (fcr 位 3 = ‘0’):
设置 和 使能 这 中断 为 各自 单独的 transmit 或者
receive 运作, 和 是 类似的 至 这 16c450 模式. transmit 准备好 (txrdy) 将
go 至 一个 逻辑 0 whenever 一个 empty transmit 空间 是 有 在 这 Transmit 支持
寄存器 (thr). receive 准备好 (rxrdy) 将 go 至 一个 逻辑 0 whenever 这 receive
支持 寄存器 (rhr) 是 承载 和 一个 character.
模式 1 (fcr 位 3 = ‘1’):
设置 和 使能 这 中断 在 一个 块 模式 运作.
这 transmit 中断 是 设置 当 这 transmit 先进先出 有 在 least 一个 empty location.
这 receive 中断 是 设置 当 这 receive 先进先出 fills 至 这 编写程序 触发
水平的. 不管怎样, 这 先进先出 持续 至 fill regardless 的 这 编写程序 水平的 直到 这
先进先出 是 全部. rxrdy 仍然是 一个 逻辑 0 作 长 作 这 先进先出 fill 水平的 是 在之上 这
编写程序 触发 水平的.
7.3.2 先进先出 模式
表格 11: 先进先出 控制 寄存器 位 描述
位 标识 描述
7-6 FCR[7]
(msb),
FCR[6]
(lsb)
RCVR 触发. 这些 位 是 使用 至 设置 这 触发 水平的 为 这 receive
先进先出 中断.
一个 中断 是 发生 当 这 号码 的 characters 在 这 先进先出
相等 这 编写程序 触发 水平的. 不管怎样, 这 先进先出 将 continue 至
是 承载 直到 它 是 全部. 谈及 至 Table 1 2 .
5-4 FCR[5]
(msb),
FCR[4]
(lsb)
不 使用; 设置 至 00.
3 FCR[3] dma 模式 选择.
逻辑 0 = 设置 dma 模式 ‘0’ (正常的 default 情况).
逻辑 1 = 设置 dma 模式 ‘1’
transmit 运作 在 模式 ‘0’:
当 这 sc16c550b 是 在 这
16c450 模式 (fifos 无能; fcr[0] = 逻辑 0) 或者 在 这 先进先出 模式
(fifos 使能; FCR[0] = 逻辑 1; FCR[3] = 逻辑 0), 和 当 那里 是
非 characters 在 这 transmit 先进先出 或者 transmit 支持 寄存器, 这
txrdy 管脚 将 是 一个 逻辑 0. once 起作用的, 这 txrdy 管脚 将 go 至 一个
逻辑 1 之后 这 first character 是 承载 在 这 transmit 支持
寄存器.
receive 运作 在 模式 ‘0’:
当 这 sc16c550b 是 在 16c450
模式, 或者 在 这 先进先出 模式 (fcr[0] = 逻辑 1; fcr[3] = 逻辑 0) 和
那里 是 在 least 一个 character 在 这 receive 先进先出, 这
rxrdy 管脚 将
是 一个 逻辑 0. Once 起作用的, 这
RXRDY 管脚 将 go 至 一个 逻辑 1 当 那里
是 非 更多 characters 在 这 接受者.
: 点此下载
