飞利浦 半导体
SC16C550B
5 v, 3.3 v 和 2.5 v uart 和 16-字节 fifos
产品 数据 rev. 02 — 14 12月 2004 24 的 47
9397 750 14446
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
7.5 线条 控制 寄存器 (lcr)
这 线条 控制 寄存器 是 使用 至 具体说明 这 异步的 数据 交流
format. 这 文字 长度, 这 号码 的 停止 位, 和 这 parity 是 选择 用
writing 这 适合的 位 在 这个 寄存器.
表格 15: 线条 控制 寄存器 位 描述
位 标识 描述
7 LCR[7] divisor 获得 使能. 这 内部的 波特 比率 计数器 获得 和 增强
特性 模式 使能.
逻辑 0 = divisor 获得 无能 (正常的 default 情况).
逻辑 1 = divisor 获得 和 增强 特性 寄存器 使能.
6 LCR[6] 设置 破裂. 当 使能, 这 破裂 控制 位 导致 一个 破裂 情况
至 是 transmitted (这 tx 输出 是 强迫 至 一个 逻辑 0 状态). 这个
情况 exists 直到 无能 用 设置 lcr[6] 至 一个 逻辑 0.
逻辑 0 = 非 tx 破裂 情况 (正常的 default 情况).
逻辑 1 = forces 这 传输者 输出 (tx) 至 一个 逻辑 0 为 alerting 这
偏远的 接受者 至 一个 线条 破裂 情况.
5 LCR[5] 设置 parity. 如果 这 parity 位 是 使能, lcr[5] 选择 这 强迫 parity
format. programs 这 parity 情况 (看 Ta bl e 1 6 ).
逻辑 0 = parity 是 不 强迫 (正常的 default 情况).
LCR[5] = 逻辑 1 和 LCR[4] = 逻辑 0: parity 位 是 强迫 至 一个 logical 1
为 这 transmit 和 receive 数据.
LCR[5] = 逻辑 1 和 LCR[4] = 逻辑 1: parity 位 是 强迫 至 一个 logical 0
为 这 transmit 和 receive 数据.
4 LCR[4] 甚至 parity. 如果 这 parity 位 是 使能 和 lcr[3] 设置 至 一个 逻辑 1,
lcr[4] 选择 这 甚至 或者 odd parity format.
逻辑 0 = odd parity 是 发生 用 forcing 一个 odd 号码 的
逻辑 1s 在 这 transmitted 数据. 这 接受者 必须 是 编写程序 至
审查 这 一样 format (正常的 default 情况).
逻辑 1 = 甚至 parity 是 发生 用 forcing 一个 甚至 号码 的
逻辑 1s 在 这 transmitted 数据. 这 接受者 必须 是 编写程序 至
审查 这 一样 format.
3 LCR[3] parity 使能. parity 或者 非 parity 能 是 选择 通过 这个 位.
逻辑 0 = 非 parity (正常的 default 情况).
逻辑 1 = 一个 parity 位 是 发生 在 这 传递, 接受者
checks 这 数据 和 parity 为 传递 errors.
2 LCR[2] 停止 位. 这 长度 的 停止 位 是 specified 用 这个 位 在 conjunction 和
这 编写程序 文字 长度 (看 Tabl e 1 7 ).
逻辑 0 或者 cleared = default 情况.
1:0 lcr[1:0] 文字 长度 位 1, 0. 这些 二 位 具体说明 这 文字 长度 至 是
transmitted 或者 received (看 Ta bl e 1 8 ).
逻辑 0 或者 cleared = default 情况.
: 点此下载
