飞利浦 半导体 产品 规格
SC26C92
双 普遍的 异步的 接受者/传输者 (duart)
2000 jan 31
12
这 值 在 ctu 和 ctl 和 然后 restarted 在 这 next c/t 时钟.
如果 这 c/t 是 允许 至 终止 这 计数 在之前 一个 新 character 有
被 received, 这 计数器 准备好 位, isr[3], 将 是 设置. 如果 imr[3] 是
设置, 这个 将 发生 一个 中断. 接到 一个 character 之后 这
c/t 有 安排时间 输出 将 clear 这 计数器 准备好 位, isr[3], 和 这
中断. invoking 这 ‘set timeout 模式 在’ command, crx = ‘ax’,
将 也 clear 这 计数器 准备好 位 和 停止 这 计数器 直到 这
next character 是 received.
时间 输出 模式 提醒
当 运行 在 这 特定的 时间 输出 模式, 它 是 可能 至
发生 what 呈现 至 是 一个 “false interrupt”, i.e., 一个 中断
没有 一个 导致. 这个 将 结果 当 一个 时间-输出 中断 occurs
和 然后, 在之前 这 中断 是 serviced, 另一 character 是
received, i.e., 这 数据 stream 有 started 又一次. (这 中断
latency 是 变长 比 这 pause 在 这 数据 stream.) 在 这个 情况,
当 一个 新 character 有 被 接受者, 这 计数器/计时器 将 是
restarted 用 这 接受者, 因此 withdrawing 它的 中断. 如果, 在 这个
时间, 这 中断 维护 begins 为 这 先前 seen 中断, 一个
读 的 这 isr 将 显示 这 “counter ready” 位 不 设置. 如果 nothing
else 是 interrupting, 这个 读 的 这 isr 将 返回 一个 x’00 character.
这 cts, rts, cts 使能 tx 信号
cts (clear 至 send) 是 通常地 meant 至 是 一个 信号 至 这 transmit-
ter meaning 那 它 将 transmit 数据 至 这 接受者. 这 cts 输入
是 在 管脚 ip0 或者 ip1 为 这 传输者. 这 cts 信号 是 起作用的 低;
因此, 它 是 called ctsn. rts 是 通常地 meant 至 是 一个 信号 从 这
接受者 表明 那 这 接受者 是 准备好 至 receive 数据. 它 是
也 起作用的 低 和 是, 因此, called rtsn. rtsn 是 在 管脚 op0 或者
op1. 一个 接受者’s rts 输出 将 通常地 是 连接 至 这 cts
输入 的 这 有关联的 传输者. 因此, 一个 可以 say 那
rts 和 cts 是 不同的 ends 的 这 一样 wire!
mr2(4) 是 这 位 那 准许 这 传输者 至 是 控制 用 这
cts 管脚 ( ip0 或者 ip1). 当 这个 位 是 设置 至 一个 和 这 cts
输入 是 驱动 高, 这 传输者 将 停止 sending 数据 在 这 终止
的 这 呈现 character 正在 serialized. 它 是 通常地 这 rts 输出-
放 的 这 接受者 那 将 是 连接 至 这 传输者’s cts
输入. 这 接受者 将 设置 rts 高 当 这 接受者 先进先出 是 全部
和 这 开始 位 的 这 ninth character 是 sensed. 传递
然后 stops 和 nine 有效的 characters 在 这 接受者. 当 mr2(4)
是 设置 至 一个, ctsn 必须 是 在 零 为 这 传输者 至 运作. 如果
mr2(4) 是 设置 至 零, 这 ip0 或者 ip1 管脚 将 有 非 效应 在 这
运作 的 这 传输者.
mr1(7) 是 这 位 那 准许 这 接受者 至 控制 op0 或者 op1.
当 op0 或者 op1 是 控制 用 这 接受者, 这 meaning 的 那
管脚 将 是 rts. 不管怎样, 一个 要点 的 confusion arises 在 那 这些
管脚 将 也 是 控制 用 这 传输者. 当 这 transmit-
ter 是 controlling 它们 这 meaning 是 不 rts 在 所有. 它 是, 相当, 那
这 传输者 有 finished sending 它的 last 数据 字节.
程序编制 这 op0 或者 op1 管脚 至 是 控制 用 这 接受者
和 这 传输者 在 这 一样 时间 是 允许, 但是 将 通常地 是
incompatible.
rts 能 也 是 控制 用 这 commands 1000 和 1001 在 这
command 寄存器. rts 是 表示 在 这 op0 或者 op1 管脚 这个
是 安静的 一个 输出 端口. 因此, 这 状态 的 op0 或者 op1 应当 是
设置 低 (也 用 commands 的 这 cr 寄存器 或者 用 writing 至 这
sopr 或者 ropr (设置 或者 重置 输出 端口 寄存器) 为 这 receiv-
er 至 发生 这 恰当的 rts 信号. 这 逻辑 在 这 输出 是
basically 一个 与非 的 这 位 在 opr(0) 或者 opr(1) 寄存器 和 这
rts 信号 作 发生 用 这 接受者. 当 这 rts 流动 con-
trol 是 选择 通过 这 mr1(7) 位 这 状态 的 这 opr(0) 或者 opr(1)
寄存器 是 不 changed. terminating 这 使用 的 “flow control” (通过
这 mr 寄存器) 将 返回 这 运算 管脚 管脚 至 这 控制 的 这
opr 寄存器.
multidrop 模式 (9-位 或者 wake-向上)
这 duart 是 配备 和 一个 wake 向上 模式 为 multidrop
产品. 这个 模式 是 选择 用 程序编制 位 mr1a[4:3]
或者 mr1b[4:3] 至 ‘11’ 为 途径 一个 和 b, 各自. 在 这个
模式 的 运作, 一个 ‘master’ station transmits 一个 地址 character
followed 用 数据 characters 为 这 addressed ‘slave’ station. 这
从动装置 stations, 和 接受者 那 是 正常情况下 无能, examine
这 received 数据 stream 和 ‘wakeup’ 这 cpu (用 设置 rxrdy)
仅有的 在之上 receipt 的 一个 地址 character. 这 cpu 比较 这
received 地址 至 它的 station 地址 和 使能 这 接受者 如果 它
wishes 至 receive 这 subsequent 数据 characters. 在之上 receipt 的
另一 地址 character, 这 cpu 将 使不能运转 这 接受者 至
initiate 这 处理 又一次.
一个 transmitted character 组成 的 一个 开始 位, 这 编写程序
号码 的 数据 位, 和 地址/数据 (一个/d) 位, 和 这
编写程序 号码 的 停止 位. 这 极性 的 这 transmitted
一个/d 位 是 选择 用 这 cpu 用 程序编制 位
mr1a[2]/mr1b[2]. mr1a[2]/mr1b[2] = 0 transmits 一个 零 在 这
一个/d 位 位置, 这个 identifies 这 相应的 数据 位 作 数据
当 mr1a[2]/mr1b[2] = 1 transmits 一个 一个 在 这 一个/d 位 位置,
这个 identifies 这 相应的 数据 位 作 一个 地址. 这
cpu 应当 程序 这 模式 寄存器 较早的 至 加载 这
相应的 数据 位 在 这 txfifo.
在 这个 模式, 这 接受者 continuously looks 在 这 received 数据
stream, whether 它 是 使能 或者 无能. 如果 无能, 它 sets 这
rxrdy 状态 位 和 负载 这 character 在 这 rxfifo 如果 这
received 一个/d 位 是 一个 一个 (地址 tag), 但是 discards 这 received
character 如果 这 received 一个/d 位 是 一个 零 (数据 tag). 如果 使能, 所有
received characters 是 transferred 至 这 cpu 通过 这 rxfifo. 在
也 情况, 这 数据 位 是 承载 在 这 数据 先进先出 当 这
一个/d 位 是 承载 在 这 状态 先进先出 位置 正常情况下 使用 为
parity 错误 (sra[5] 或者 srb[5]). framing 错误, overrun 错误, 和
破裂 发现 运作 正常情况下 whether 或者 不 这 receive 是 使能.
程序编制
这 运作 的 这 duart 是 编写程序 用 writing 控制 words
在 这 适合的 寄存器. 运算的 反馈 是 提供 通过
状态 寄存器 这个 能 是 读 用 这 cpu. 这 寻址 的
这 寄存器 是 描述 在 表格 1.
这 内容 的 确实 控制 寄存器 是 initialized 至 零 在
重置. 小心 应当 是 exercised 如果 这 内容 的 一个 寄存器 是
changed 在 运作, 自从 确实 改变 将 导致
运算的 问题.
为 例子, changing 这 号码 的 位 每 character 当 这
传输者 是 起作用的 将 导致 这 传递 的 一个 incorrect
character. 在 一般, 这 内容 的 这 mr, 这 csr, 和 这
opcr 应当 仅有的 是 changed 当 这 接受者(s) 和
传输者(s) 是 不 使能, 和 确实 改变 至 这 acr
应当 仅有的 是 制造 当 这 c/t 是 stopped.
各自 频道 有 3 模式 寄存器 (mr0, 1, 2) 这个 控制 这
基本 配置 的 这 频道. 进入 至 这些 寄存器 是
控制 用 独立 mr 地址 pointers. 这些 pointers 是
设置 至 0 或者 1 用 mr 控制 commands 在 这 command 寄存器
“miscellaneous commands”. 各自 时间 这 mr 寄存器 是
accessed 这 mr pointer increments, stopping 在 mr2. 它 仍然是
pointing 至 mr2 直到 设置 至 0 或者 1 通过 这 miscellaneous commands
的 这 command 寄存器. 这 pointer 是 设置 至 1 在 重置 为
兼容性 和 previous 飞利浦 半导体 uart 软件.
: 点此下载
