数据 薄板 s14920ej3v0ds
21
µ
µµ
µ
PD72852
图示 4-2. phy/link 接口 重置 和 使不能运转
t
lps_重置
t
RESTORE
t
lps_使不能运转
t
RESTORE
d,CTL,LREQ
LPS
LPS
(和 分开 屏障)
SCLK
d,CTL,LREQ
LPS
LPS
(和 分开 屏障)
SCLK
(一个) 重置
(b) 使不能运转
4.2 link-在 indication
当 这 电源 供应 的 link 是 止 (lps 是 低 和 这 内部的 phy 寄存器 link_起作用的 位 是 0), 这 管脚 lkon
输出 一个 时钟 的 6.144 mhz 符合 至 这 下列的 情况:
• link-在 小包装板盒 是 received.
• 当 任何 位 的 这
µ
pd72852 phy 寄存器’s 循环, pwr_失败, timeout 或者 端口_事件 变为 1, 和 也 lps
或者 这 link_起作用的 位 是 0.
表格 4-2. link-在 定时
参数 最小值 最大值 单位
频率 4 8 MHz
职责 循环 40 60 %
传播 延迟 在之前 这 link 变为 起作用的 (lps 是
asserted 和 这 link_起作用的 位 在 这 phy 寄存器 是 1).
500 ns
• 如果 lps 或者 这 link_起作用的 位 是 0, 这 link 是 考虑 inactive.
当 这 link 是 inactive 和 任何 的 循环, pwr_失败, timeout, 端口_事件 变为 1, 然后 link-on 是 asserted
高.
• 当 这 link 是 起作用的 (两个都 lps 和 link_起作用的 变为 1) 和 循环, pwr_fail, timeout 和 port_event
变为 1, 状态 转移 是 sent 在 这 phy/link 接口.
• 这
µ
pd72852 activates 这 phy/link 接口 当 lps 是 1, regardless 的 这 值 的 这 link 起作用的 位.
: 点此下载
