1997 Oct 27 14
飞利浦 半导体 产品 规格
economy autosync deflection 控制
(easdc)
TDA4858
V
ERTICAL 同步 输出 在
VSYNC (
管脚
14)
在 COMPOSITE 同步 在
HSYNC (
管脚
15)
I
VSYNC
输出 电流 在 内部的 vertical
同步
−
0.7
−
1.0
−
1.35 毫安
V
VSYNC
内部的 夹紧 电压 水平的 在 内部的 vertical
同步
4.4 4.8 5.2 V
steepness 的 slopes
−
300
−
ns/毫安
自动 极性 纠正 为 vertical 同步
t
vsync(最大值)
最大 宽度 的 vertical 同步
脉冲波
−−
300
µ
s
t
d(vpol)
延迟 为 changing 极性 0.3
−
1.8 ms
video 夹紧/vertical blanking 输出 [clbl (管脚 16)]
t
clamp(clbl)
宽度 的 video 夹紧 脉冲波 量过的 在 v
CLBL
= 3 V 0.6 0.7 0.8
µ
s
V
clamp(clbl)
顶 电压 水平的 的 video
夹紧 脉冲波
4.32 4.75 5.23 V
TC
clamp
温度 coefficient 的
V
clamp(clbl)
−
+4
−
mv/k
steepness 的 slopes 为
夹紧 脉冲波
R
L
=1M
Ω
; c
L
=20pF
−
50
−
ns/v
V
blank(clbl)
顶 电压 水平的 的 vertical
blanking 脉冲波
便条 1 1.7 1.9 2.1 V
t
blank(clbl)
宽度 的 vertical blanking 脉冲波 240 300 360
µ
s
TC
blank
温度 coefficient 的
V
blank(clbl)
−
+2
−
mv/k
V
scan(clbl)
输出 电压 在 vertical
scan
I
CLBL
= 0 0.59 0.63 0.67 V
TC
scan
温度 coefficient 的
V
scan(clbl)
−−
2
−
mv/k
I
下沉(clbl)
内部的 下沉 电流 2.4
−−
毫安
I
加载(clbl)
外部 加载 电流
−−−
3.0 毫安
S
ELECTION 的 LEADING
/
TRAILING 边缘 触发 为 VIDEO 夹紧 脉冲波
V
CLSEL
电压 在 clsel (管脚 10) 为
触发 和 leading 边缘 的
horizontal 同步
7
−
V
CC
V
电压 在 clsel 为 触发
和 trailing 边缘 的 horizontal
同步
0
−
5V
t
d(clamp)
延迟 在 leading 边缘 的
horizontal 同步 和 开始 的
horizontal 夹紧 脉冲波
V
CLSEL
>7v
−
300
−
ns
延迟 在 trailing 边缘 的
horizontal 同步 和 开始 的
horizontal 夹紧 脉冲波
V
CLSEL
<5v
−
130
−
ns
标识 参数 情况 最小值 典型值 最大值 单位
: 点此下载
