DS18B20
15 的 21
1-线 signaling
这 ds18b20 使用 一个 strict 1-线 communication 协议 至 insure 数据integrity. 一些 信号 类型
是 定义 用 这个 协议: re设置 脉冲波, 存在 脉冲波, 写 0, write 1, 读 0, 和 读 1. 这 总线
主控 initiates 所有 的 这些 信号, 和 这 例外 的 这 存在 脉冲波.
initialization 程序: 重置 和 存在 脉冲
所有 交流 和 这 ds18b20 begins 和 一个 在itialization sequence 那 组成 的 一个 重置 脉冲波
从 这 主控 followed 用 一个 存在 脉冲波 从这 ds18b20. 这个 是 illustrated 在 图示 13. 当
这 ds18b20 发送 这 存在 脉冲波 在 回馈 至 这 重置, 它 是 表明 至 这 主控 那 它 是 在
这 总线 和 准备好 至 运作.
在 这 initialization sequence 这 总线 主控 transmits (t
X
) 这 重置 脉冲波 用 拉 这 1-线 总线
低 为 一个 最小 的 480
s. 这 总线 主控 然后 releases 这 总线 和 变得 在 receive 模式 (r
X
).
当 这 总线 是 released, 这 5k pullup 电阻 pulls 这 1-线 总线 高. 当 这 ds18b20 发现
这个 rising 边缘, 它 waits 15
s 至 60
s 和 然后 transmits 一个 存在 脉冲波 用 拉 这 1-线 总线 低
为 60
s 至 240
s.
initialization 定时
图示 13
读/写 时间 slots
这 总线 主控 写 数据 至 这 ds18b20 在 写 时间 slots 和 读 数据 从 这 ds18b20
在 读 时间 slots. 一个 位 的 数据 是 transmitted 在 这 1-线 总线 每 时间 slot.
写 时间 slots
那里 是 二 类型 的 写 时间 slots: “write 1” 时间 slots 和 “write 0” 时间 slots. 这 总线 主控
使用 一个 写 1 时间 slot 至 写 一个 逻辑 1 至 这 ds18b20 和 一个 写 0 时间 slot 至 写 一个 逻辑 0 至 这
ds18b20. 所有 写 时间 slots必须 是 一个 最小 的 60
s 在 持续时间 和 一个 最小 的 一个 1
s 恢复
时间 在 单独的 写 slots. 两个都 类型 的 写 时间 slots 是 initiated 用 这 主控 拉 这
1-线 总线 低 (看 图示 14).
至 发生 一个 写 1 时间 slot, 之后 拉 这 1-线 总线 低, 这 总线 主控 必须 释放 这 1-线
总线 在里面 15
s. 当 这 总线 是 released, 这 5k pullup 电阻 将 拉 这 总线 高. 至 发生 一个
写 0 时间 slot, 之后 拉 这 1-线 总线 低, 这 总线 主控 必须 continue 至 支撑 这 总线 低 为
这 持续时间 的 这 时间 slot (在 least 60
s).
线条 类型 legend
总线 主控 拉 低
ds18b20 拉 低
电阻
pullup
V
PU
地
1-线 总线
480
s 最小
480
s 最小
ds18b20 t
X
存在 脉冲波
60-240
s
主控 t
X
重置 脉冲波 主控R
X
DS18B20
waits 15-60
s
: 点此下载
