AD574A
rev. b–10–
至 有效的 逻辑 水平 之后 这 转换 循环 是 完成. 这
sts 线条 变得 高 600 ns 之后 r/
C
变得 低 和 returns 低
300 ns 之后 数据 是 有效的.
如果 转换 是 initiated 用 一个 高 脉冲波 作 显示 在 图示 12,
这 数据 线条 是 使能 在 这 时间 当 r/
C
是 高.
这 下落 边缘 的 r/
C
开始 这 next 转换, 和 这 数据
线条 返回 至 三-状态 (和 仍然是 三-状态) 直到 这 next
高 脉冲波 的 r/
C
.
图示 12. 高 脉冲波 为 r/
C
—outputs 使能 当 r/
C
高, 否则 高-z
表格 iv. 保卫-alone 模式 定时
标识 参数 最小值 典型值 最大值 单位
t
HRL
低 r/
C
脉冲波 宽度 250 ns
t
DS
sts 延迟 从 r/
C
600 ns
t
HDR
数据 有效的 之后 r/
C
低 25 ns
t
HL
输出 float 延迟 150 ns
t
HS
sts 延迟 之后 数据 有效的 300 1000 ns
t
HRH
高 r/
C
脉冲波 宽度 300 ns
t
DDR
数据 进入 时间 250 ns
通常地 这 低 脉冲波 为 r/
C
保卫-alone 模式 将 是 使用.
图示 13 illustrates 一个 典型 保卫-alone 配置 为 8086
类型 processors. 这 增加 的 这 74f/s374 latches 改进
总线 进入/释放 时间 和 helps 降低 数字的 feedthrough
至 这 相似物 portion 的 这 转换器.
图示 13. 8086 保卫-alone 配置
接合 这 ad574a 至 微处理器
这 控制 逻辑 的 这 ad574a 制造 直接 连接 至
大多数 微处理器 系统 buses 可能. 当 它 是 impos-
sible 至 describe 这 详细信息 的 这 接口 连接 为 每
微处理器 类型, 一些 代表 examples 将 是
描述 here.
一般 一个/d 转换器 接口
仔细考虑
一个 典型 一个/d 转换器 接口 routine involves 一些
行动. 第一, 一个 写 至 这 模数转换器 地址 initiates 一个 变换器-
sion. 这 处理器 必须 然后 wait 为 这 转换 循环 至
完全, 自从 大多数 adcs 引领 变长 比 一个 操作指南
循环 至 完全 一个 转换. 有效的 数据 能, 的 航线, 仅有的
是 读 之后 这 转换 是 完全. 这 ad574a 提供
一个 输出 信号 (sts) 这个 indicates 当 一个 转换 是 在
progress. 这个 信号 能 是 polled 用 这 处理器 用 读
它 通过 一个 外部 三-状态 缓存区 (或者 其它 输入 端口).
这 sts 信号 能 也 是 使用 至 发生 一个 中断 在之上
completion 的 转换, 如果 这 系统 定时 (所需的)东西 是
核心的 (bear 在 mind 那 这 最大 转换 时间 的 这
ad574a 是 仅有的 35 microseconds) 和 这 处理器 有 其它
tasks 至 执行 在 这 模数转换器 转换 循环. 另一
可能 时间-输出 方法 是 至 假设 那 这 模数转换器 将 引领
35 microseconds 至 转变, 和 insert 一个 sufficient 号码 的
“do-nothing” 说明 至 确保 那 35 microseconds 的
处理器 时间 是 consumed.
once 它 是 established 那 这 转换 是 finished, 这 数据
能 是 读. 在 这 情况 的 一个 模数转换器 的 8-位 决议 (或者 较少),
一个 单独的 数据 读 运作 是 sufficient. 在 这 情况 的 转变-
ers 和 更多 数据 位 比 是 有 在 这 总线, 一个 选择 的
数据formats 是 必需的, 和 multiple 读行动 是需要.
这 ad574a 包含 内部的 逻辑 至 准许 直接 接口
至 8-位 或者 16-位 数据 buses, 选择 用 连接 的 这 12/
8
输入. 在 16-位 总线 产品 (12/
8
高) 这 数据 线条
(db11 通过 db0) 将 是 连接 至 也 这 12 大多数
重大的 或者 12 least 重大的 位 的 这 数据 总线. 这 re-
maining 四 位 应当 是 masked 在 软件. 这 接口
至 一个 8-位 数据 总线 (12/
8
低) 是 完毕 在 一个 left-justified format.
这 甚至 地址 (a0 低) 包含 这 8 msbs (db11 通过
db4). 这 odd 地址 (a0 高) 包含 这 4 lsbs (db3
通过 db0) 在 这 upper half 的 这 字节, followed 用 四
trailing zeroes, 因此 eliminating 位 masking 说明.
它 是 不 可能 至 rearrange 这 ad574a 数据 线条 为 正确的
justified 8-位 总线 接口.
图示 14. ad574a 数据 format 为 8-位 总线
明确的 处理器 接口 examples
z-80 系统 接口
这 ad574a 将 是 连接 至 这 z-80 处理器 在 一个 i/o
或者 记忆 编排 配置. 图示 15 illustrates 一个 i/o
或者 编排 配置. 这 z-80 使用 地址 线条 a0–a7 至
decode 这 i/o 端口 地址.
一个 interesting 特性 的 这 z-80 是 那 在 i/o 行动 一个
单独的 wait 状态 是 automatically inserted, 准许 这 ad574a
至 是 使用 和 z-80 processors having 时钟 speeds 向上 至 4mhz.
为 产品 faster 比 4 mhz 使用 这 wait 状态 发生器
在 图示 16. 在 一个 记忆 编排 配置 这 ad574a
将 是 连接 至 z-80 processors 和 时钟 speeds 的 向上 至
2.5 mhz.
: 点此下载
