AD677
rev. 一个
–13–
这 标准 背离 的 这个 分发 是 大概
0.5 lsbs. 如果 较少 uncertainty 是 desired, averaging 多样的 con-
版本 将 narrow 这个 分发 用 这 inverse 的 这 正方形的
root 的 这 号码 的 样本; i.e., 这 平均 的 4 conversions
将 有 一个 标准 背离 的 0.25 lsbs.
dsp 接口
图示 10 illustrates 这 使用 的 这 相似物 设备 adsp-2101
数字的 信号 处理器 和 这 ad677. 这 adsp-2101 fo
(标记 输出) 管脚 的 串行 端口 1 (sport 1) 是 连接 至 这
样本 线条 和 是 使用 至 控制 acquisition 的 数据. 这
adsp-2101 计时器 是 使用 至 提供 准确的 定时 的 这 fo
管脚.
adsp-2101
FO
AD677
样本
串行
端口 0
CLK
BUSY
SCLK0
DR0
RFS0
DT0
TFS0
SDATA
图示 10. adsp-2101 接口
这 sclk 管脚 的 这 adsp-2101 sport0 提供 这 clk
输入 为 这 ad677. 这 时钟 应当 是 编写程序 至 是
大概 2 mhz 至 遵守 和 ad677 规格. 至
降低 数字的 feedthrough, 这 时钟 应当 是 无能 (用
设置 位 14 在 sport0 控制 寄存器 至 0) 在 数据 交流-
quisition. 自从 这 时钟 floats 当 无能, 一个 pulldown resis-
tor 的 12 k
Ω
–15 k
Ω
应当 是 连接 至 sclk 至 确保 它
将 是 低 在 这 下落 边缘 的 样本. 至 maximize 这
转换 比率, 这 串行 时钟 应当 是 使能 立即
之后 样本 是 brought 低 (支撑 模式).
这 ad677 busy 信号 是 连接 至 rf0 至 notify
sport0 当 一个 新 数据 文字 是 coming. sport0 应当 是
配置 在 正常的, 外部, 同相 framing 模式 和
能 是 编写程序 至 发生 一个 中断 之后 这 last 数据
位 是 received. 至 maximize 这 转换 比率, 样本
应当 是 brought 高 立即 之后 这 last 数据 位 是
received.
102
9.5
86
82
2.5
90
94
98
8.5
4.53.5
V
REF
– 伏特
dB
106
5.5 6.5 7.5
THD
s/(n+d)
10.0
图示 11. s/(n+d) 和 thd vs. v
REF
, f
S
= 100 khz (calibra-
tion 是 不 有保证的 在下 +5 v
REF
)
输入 水平的 – db
105
10
0
40
20
–70
30
–80
70
50
60
80
90
100
–10–20–30–40–50–60
THD
s/(n+d)
dB
图示 12. s/(n+d) 和 thd vs. 输入 振幅,
f
S
= 100 khz
0
–20
–40
–60
–80
–100
–120
–140
0
51015202530
35
40 45 50
频率 – khz
振幅 – db
图示 13. 4096 要点 fft 在 100 ksps, f
在
= 1 khz,
V
REF
= 5 v
0
–20
–40
–60
–80
–100
–120
–140
0
5
10 15 20 25 30
35
40 45 48
频率 – khz
振幅 – db
图示 14. 4096 要点 fft 在 100 ksps, f
在
= 1 khz,
V
REF
= 10 v
: 点此下载
