AD7303
–3–
rev. 0
定时 特性
1, 2
参数 限制 在 t
最小值
, t
最大值
(b 版本) 单位 情况/comments
t
1
33 ns 最小值 sclk 循环 时间
t
2
13 ns 最小值 sclk 高 时间
t
3
13 ns 最小值 SCLK
低 时间
t
4
5 ns 最小值
同步
建制 时间
t
5
5 ns 最小值 数据 建制 时间
t
6
4.5 ns 最小值 数据 支撑 时间
t
7
4.5 ns 最小值
同步
支撑 时间
t
8
33 ns 最小值 最小
同步
高 时间
注释
1
样本 测试 在 +25
°
c 至 确保 遵从. 所有 输入 信号 是 指定 和 tr = tf = 5 ns (10% 至 90% 的 v
DD
) 和 安排时间 从 一个 电压 水平的 的 (v
IL
+ v
IH
)/2,
tr 和 tf 应当 不 超过 1
µ
s 在 任何 输入.
2
看 计算数量 1 和 2.
sclk (i)
同步
(i)
din (i)
DB15
DB0
t
5
t
6
t
2
t
3
t
4
t
7
t
4
t
8
t
1
图示 1. 定时 图解 为 持续的 16-位 写
sclk (i)
同步
(i)
din (i)
DB15 DB8
t
5
t
6
t
2
t
3
t
4
t
7
DB7 DB0
t
5
t
6
t
8
t
1
图示 2. 定时 图解 为 2
×
8-位 写
(v
DD
= +2.7 v 至 +5.5 v; 地 = 0 v; 涉及 = 内部的 v
DD
/2 涉及; 所有 规格
T
最小值
至 t
最大值
除非 否则 指出)