AD7303
–9–
rev. 0
grammed 至 转移 数据 在 16-位 words. 之后 clocking 所有 六-
teen 位 至 这 变换 寄存器, 这 rising 边缘 的
同步
executes
这 编写程序 函数. 这 dacs 是 翻倍 缓冲
这个 准许 它们的 输出 至 是 同时发生地 updated.
输入 变换 寄存器 描述
这 输入 变换 寄存器 是 16 位 宽. 这 第一 第八 位 con-
sist 的 控制 位 和 这 last 第八 位 是 数据 位. 图示 23
显示 一个 块 图解 的 这 逻辑 接口 在 这 ad7303
dac. 这 七 位 在 这 控制 文字 是 带去 从 这 在-
放 变换 寄存器 至 一个 获得 sequencer 那 decodes 这个 数据 和
提供 输出 信号 那 控制 这 数据 transfers 至 这 在-
放 和 数据 寄存器 的 这 选择 dac, 作 好 作 输出
updating 和 各种各样的 电源-向下 特性 有关联的 和 这
控制 部分. 一个 描述 的 所有 位 包含 在 这 输入
变换 寄存器 是 给 在下.
串行 接口
这 ad7303 包含 一个 多功能的 3-线 串行 接口 那 是
兼容 和 spi, qspi 和 microwire 接口 stan-
dards 作 好 作 一个 host 的 数字的 信号 processors. 一个 起作用的
低
同步
使能 这 变换 寄存器 至 receive 数据 从 这
串行 数据 输入 din. 数据 是 clocked 在 这 变换 寄存器 在
这 rising 边缘 的 这 串行 时钟. 这 串行 时钟 频率
能 是 作 高 作 30 mhz. 这个 变换 寄存器 是 16 位 宽 作
显示 在 计算数量 23 和 24. 这 第一 第八 位 是 控制 位
和 这 第二 第八 位 是 数据 位 为 这 dacs. 各自
转移 必须 组成 的 一个 16-位 转移. 数据 是 sent msb 第一
和 能 是 transmitted 在 一个 16-位 写 或者 二 8-位 写.
spi 和 microwire 接口 输出 数据 在 8-位 字节 和
因此 需要 二 8-位 transfers. 在 这个 情况 这
同步
输入 至
这 dac 应当 仍然是 低 直到 所有 十六 位 有 被
transferred 至 这 变换 寄存器. qspi 接口 能 是 pro-
DB0
DB1
DB2
DB3
DB4
DB5
DB6
DB7
int/
EXT
CR0
CR1
一个/
B
PDA
PDB
LDAC
X
8
8
获得
SEQUENCER
7
MSB
LSB
dac 一个 电源-向下
dac b 电源-向下
bandgap 电源-向下
获得 &放大; clk
驱动器
16
REF
选择
INT
涉及
电流
转变
时钟 总线
REF
电阻
转变
dac 一个 偏差
dac b 偏差
16-位 变换 寄存器
DIN
同步
DAC
寄存器
30
dac 一个
V
输出
一个
30
8 至 32
解码器
输入
寄存器
8
同步
SCLK
BANDGAP
偏差 gen
8
DAC
寄存器
30
dac b
V
输出
B
30
8 至 32
解码器
输入
寄存器
8
图示 23. 逻辑 接口 在 这 ad7303
: 点此下载
