rev. b
AD824
–14–
一个 设计 仔细考虑 在 样本-和-支撑 电路 是 电压
droop 在 这 输出 造成 用 运算 放大 偏差 和 转变 泄漏
电流. 用 choosing 一个 jfet 运算 放大 和 一个 低 泄漏 cmos
转变, 这个 设计 降低 droop 比率 错误 至 更好的 比
0.1
µ
v/
µ
s 在 这个 电路. 高等级的 值 的 c
H
将 yield 一个 更小的
droop 比率. 为 最好的 效能, c
H
和 c2 应当 是 poly-
styrene, polypropylene 或者 teflon 电容. 这些 类型 的
电容 展览 低 泄漏 和 低 dielectric absorption. addi-
tionally, 1% metal 影片 电阻器 是 使用 全部地 这 设计.
在 这 样本 模式, sw1 和 sw4 是 关闭, 和 这 输出
是 v
输出
= –v
在
. 这 目的 的 sw4, 这个 运作 在 并行的
和 sw1, 是 至 减少 这 pedestal, 或者 支撑 步伐, 错误 用
injecting 这 一样 数量 的 承担 在 这 同相 输入
的 a3 那 sw1 injects 在 这 反相的 输入 的 a3. 这个
creates 一个 一般模式 电压 横过 这 输入 的 a3 和 是
然后 rejected 用 这 cmr 的 a3; 否则, 这 承担 injection
从 sw1 将 create 一个 差别的 电压 步伐 错误 那
将呈现 在 v
输出
. 这 pedestal 错误 为 这个 电路 是
较少 比 2 mv在 这 全部 0 v 至 3.3 v/5 v 信号 范围.
另一方法 的 减少 pedestal 错误 是 至 减少 这 脉冲波
振幅应用 至 这 控制 管脚. 在 顺序 至 控制 这
adg513, 仅有的 2.4 v 是 必需的 为 这 “on” 状态 和
0.8 v 为 这 “off” 状态. 如果 可能, 使用 一个 输入 控制
信号 谁的 amplitude 范围 从 0.8 v 至 2.4 v instead 的 一个
全部 范围 0 v 至 3.3 v/5 v 为 最小 pedestal 错误.
其它 电路 特性 包含 一个 acquisition 时间 的 较少 比
3
µ
s 至 1%; 减少 c
H
和 c2 将 速 向上 这 acquisition
时间 更远, 但是 一个 增加 pedestal 错误 将 结果. 安排好
时间 是 较少 比 300 ns 至 1%, 和 这 样本-模式 信号 bw
是 80 khz.
这 adg513 是 选择 为 它的 能力 至 工作 和 3 v/5 v
供应 和 为 having normallyopen 和 normallyclosed preci-
sion cmos switches 在 一个 dielectrically 分开的 处理. sw2 是
不 必需的 在 这个 电路; 不管怎样, 它 是 使用 在 并行的 和
sw3 至 提供 一个 更小的 r
在
相似物 转变.
: 点此下载
