ADMC300
–9–rev. b
二 数据 地址 发生器 (dags) 提供 地址 为
同时发生的 双 operand fetches 从 数据 记忆 和
程序 记忆. 各自 dag 维持 和 updates 四
地址 pointers (i 寄存器). whenever 这 pointer 是 使用 至
进入 数据 (间接的 寻址), 它 是 邮递-修改 用 这
值 在 一个 的 四 modify (m) 寄存器. 一个 长度 值 将
是 有关联的 和 各自 pointer (l 寄存器) 至 执行
自动 modulo 寻址 为 圆形的 缓存区. 这 圆形的
buffering 特性 是 也 使用 用 这 串行 端口 为 自动
数据 transfers 至 和 从 在-碎片 记忆. dag1 发生
仅有的 数据 记忆 地址 但是 提供 一个 optional 位-倒置
能力. dag2 将 发生 也 程序 或者 数据 记忆
地址, 但是 有 非 位-倒置 能力.
效率高的 数据 转移 是 达到 和 这 使用 的 five 内部的
buses:
• 程序 记忆 地址 (pma) 总线
• 程序 记忆 数据 (pmd) 总线
• 数据 记忆 地址 (dma) 总线
• 数据 记忆 数据 (dmd) 总线
• 结果 (r) 总线
程序 记忆 能 store 两个都 说明 和 数据, 准许-
ting这 admc300 至 fetch 二 operands 在 一个 单独的 cycle—
一个 从 程序 记忆 和 一个 从 数据 记忆. 这
admc300 能 fetch 一个 operand 从 在-碎片 程序 记忆
和 这 next 操作指南 在 这 一样 循环.
这 admc300 写 数据 从 它的 16-位寄存器 至 这 24-位
程序 记忆 使用 这 px 寄存器 至 提供 这 更小的
第八 位. 当 它 读 数据 (不 说明) 从 24-位
程序 记忆 至 一个 16-位 数据 寄存器, 这 更小的 第八 位
是 放置 在 这 px 寄存器.
这 admc300 能 respond 至 一个 号码 的 distinct dsp 核心
和 附带的 中断. 这 dsp 核心 中断 包含
串行 端口 receive 和 transmit 中断, 计时器 中断,
软件 中断 和 外部 中断. 这 发动机 控制
peripherals 也 生产 中断 至 这 dsp 核心.
这 二 串行 端口 (sports) 提供 一个 完全 synchro-
nous 串行 接口 和 optional companding 在 硬件 和
一个 宽 多样性 的 framed 和 unframed 数据 transmit 和 re-
ceive 模式 的 运作. 各自 sport 能 发生 一个 inter-
nal 可编程序的 串行 时钟 或者 接受 一个 外部 串行 时钟.
激励 加载 的 两个都 这 程序 和 数据 记忆 内存 的
这 admc300 是 通过 这 串行 端口 sport1.
一个 可编程序的 间隔 计数器 是 也 包含 在 这 dsp
核心 和 能 是 使用 至 发生 periodic 中断. 一个 16-位
计数 寄存器 (tcount) 是 decremented 每
n
处理器
循环, 在哪里 n–1 是 一个 范围调整 值 贮存 在 这 8-位 tscale
寄存器. 当 这 值 的 这 计数器 reaches 零, 一个 中断
是 发生 和 这 计数 寄存器 是 reloaded 从 一个 16-位
时期 寄存器 (tperiod).
这 admc300 操作指南 设置 提供 有伸缩性的 数据 moves
和 multifunction (一个 或者 二 数据 moves 和 一个 computation)
说明. 各自 操作指南 是 executed 在 一个 单独的 40 ns
处理器 循环 (为 一个 12.5 mhz clkin). 这 admc300
组装 language 使用 一个 algebraic syntax 为 使容易 的 编码
和 readability. 一个 comprehensive 设置 的 开发 tools
支持 程序 开发. 为 更远 信息 在 这
dsp 核心, 谈及 至 这
adsp-2100 家族 用户’s 手工的, 第三
版本
, 和 particular 涉及 至 这 adsp-2171.
串行 端口
这 admc300 包含 二 完全 同步的 串行
端口 (sport0 和 sport1) 为 串行 交流 和
multiprocessor 交流. 下列的 是 一个 brief 列表 的 capa-
bilities 的 这 admc300 sports. 谈及 至 这
adsp-2100
家族 用户’s 手工的, 第三 版本,
为 更远 详细信息.
• sports 是 双向的 和 有 一个 独立的, 翻倍-
缓冲 transmit 和 receive 部分.
• sports 能 使用 一个 外部 串行 时钟 或者 发生 它们的
自己的 串行 时钟 内部.
• sports 有 独立 framing 为 这 receive 和
transmit sections. sections run 在 一个 frameless 模式 或者 和
框架 同步 信号 内部 或者 externally 发生.
框架 同步 信号 是 起作用的 高 或者 inverted, 和
也 的 二 pulsewidths 和 timings.
• sports 支持 串行 数据 文字 长度 从 3 位 至 16
位 和 提供 optional 一个-law 和
µ
-law companding 交流-
cording 至 itu (formerly ccitt) 推荐 g.711.
• sport receive 和 transmit sections 能 发生 唯一的
中断 在 完成 一个 数据 文字 转移.
• sports 能 receive 和 transmit 一个 全部 圆形的 缓存区 的
数据 和 仅有的 一个 overhead 循环 每 数据 文字. 一个 inter-
rupt 是 发生 之后 一个 数据 缓存区 转移.
• sport0 有 一个 multichannel 接口 至 selectively receive
和 transmit 一个 24-文字 或者 32-文字, 时间-分隔 multi-
plexed, 串行 bitstream.
• sport1 能 是 配置 至 有 二 外部 中断
(
IRQ0
和
IRQ1
), 和 这 标记 在 和 标记 输出 信号.
这 内部 发生 串行 时钟 将 安静的 是 使用 在 这个
配置.
• sport1 是 这 default 输入 为 程序 和 数据 记忆
激励 加载. 这 rfs1 管脚 能 是 配置 内部的 至
这 admc300 作 一个 srom/e
2
prom 重置 信号.
• sport1 有 二 数据 receive 管脚 (dr1a 和 dr1b). 这
dr1a 管脚 是 将 为 同步的 激励 加载 从 这
外部 srom/e
2
prom. 这 dr1b 管脚 能 是 使用 作
这 数据 receive 管脚 为 激励 加载 从 一个 外部 uart
(sci 兼容) 或者 同步的 连接, 作 这 数据
receive 管脚 为 这 debugger communicating 在 这
debugger 接口, 或者 作 这 数据 receive 管脚 为 一个 一般
目的 sport 之后 booting. 这些 二 管脚 是 internally
多路复用 面向 这 一个 dr1 端口 的 这 sport. 这par-
ticular 数据 receive 管脚 选择 是 决定 用 一个 位 在 这
modectrl 寄存器.
: 点此下载
