12
®
ADC700
图示 12. 使用 样本/支撑 和 adc700 需要
时间 延迟 在 样本 和 开始-的-con-
版本.
样本
支撑
开始 转换
1µs 至 3µs
Mode
控制
ADC700
WR
SHC76
Mode
控制
Analog
在
ADC700
因为 这 last 数据-文字 是 贮存 在 这 数据 获得, 它 是
可能 至 读 它 在 这 next 一个/d 转换. assertion
的 cs 和 hben 为 读 并行的 数据 应当 是 安排时间
从 状态 going 低. 这 二-字节 读 运作 必须 是
完全 在之前 这 转换 在 处理 是 完全 或者 这
数据 读 是 invalid.
串行 数据 是 有 在 持续的 转换 和
文字 同步 有 从 状态.
使用 一个 样本/支撑 和 adc700
图示 12 illustrates 使用 adc700 和 这 芒刺-褐色
shc76. 这 样本-至-支撑 安排好 时间 (至 14 位,
±
0.003%fsr) 的 这 shc76 是 1
µ
s 典型值, 3
µ
s 最大值 这 时间
从 这 状态 going 高 至 这 第一 转换 decision
是 关于 900ns. 因此 一个 时间 延迟 在 这 样本-
至-支撑 command 至 这 wr command 至 这 adc700 是
必需的.
: 点此下载
