12
ADS7835
®
数据 format
这 ads7835 输出 数据 是 在 二进制的 二’s complement
format 作 显示 在 表格 iii. 这个 表格 显示 这 完美的
输出 代号 为 这 给 输入 电压 和 做 不 包含
这 影响 的 补偿, 增益, 或者 噪音.
缓冲 串行 端口 (bsp) 在 这 tms320c54x 家族,
conv 将 系 至 bfsx, clk 将 是 系 至 bclkx,
和 数据 将 是 系 至 bdr.
spi/qspi 接合
图示 8 显示 这 定时 图解 为 一个 典型 串行
附带的 接口 (spi) 或者 queued 串行 附带的 inter-
面向 (qspi). 此类 接口 是 建立 在 一个 号码 的
微控制器 从 各种各样的 manufacturers. conv 将
是 系 至 一个 一般 目的 i/o 管脚 (spi) 或者 至 一个 pcx 管脚
(qspi), clk 将 是 系 至 这 串行 时钟, 和 数据
将 是 系 至 这 串行 输入 数据 管脚 此类 作 miso
(主控 在 从动装置 输出).
便条 这 时间 t
DRP
显示 在 图示 8. 这个 代表 这
最大 数量 的 时间 在 conv going 低 和
这 开始 的 这 转换 时钟. 自从 conv going 低
places 这 s/h 在 这 支撑 模式 和 因为 这 支撑
电容 loses 承担 在 时间, 那里 是 一个 必要条件 那
时间 t
DRP
是 符合 作 好 作 这 最大 时钟 时期
(t
CKP
).
D11
(msb)
DATA
CLK
CONV
D10 D1
D0
(lsb)
231 4 13 14 15 16 1 2 3
D11
(msb)
t
ACQ
t
DRP
图示 8. 典型 spi/qspi 接口 定时.
图示 7. 典型 dsp 接口 定时.
D11
(msb)
DATA
CLK
CONV
D10 D1
D0
(lsb)
1215 16 3 12 13 14 15 16 1 2 3 4
D11
(msb)
D10 D9
描述 相似物 输入 数字的 输出
全部-规模 输入
二进制的 二’s
范围 –V
REF
至 +v
REF
(1)
COMPLEMENT
least 重大的 位
二进制的 十六进制
(lsb)
(2)
(–v
REF
至 +v
REF
)/4096
代号 代号
+full 规模 2.49878v 0111 1111 1111 7FF
mid-规模 0V 0000 0000 0000 000
mid-规模 –1lsb –0.00122v 1111 1111 1111 FFF
–full 规模 –2.49878v 1000 0000 0000 800
注释: (1) –2.5v 至 +2.5v 当 这 内部的 涉及 是 used. (2) 1.22mv
和 一个 2.5v 涉及.
表格 iii. 完美的 输入 电压 和 输出 代号.
dsp 接合
图示 7 显示 一个 定时 图解 那 might 是 使用 和 一个
典型 数字的 信号 处理器 此类 作 一个 德州仪器 dsp. 为 这
: 点此下载
