ad7245a/ad7248a
rev. 一个
–13–
在 一个 多样的 dac 系统 这 翻倍 buffering 的 这 ad7245a
准许 这 用户 至 同时发生地 更新 所有 dacs. 在 图示
13, 一个 12-位 文字 是 承载 至 这 输入 latches 的 各自 的 这
dacs 在 sequence. 然后, 和 一个 操作指南 至 这 appropri-
ate 地址,
CS4
(i.e.,
LDAC
) 是 brought 低, updating 所有 这
dacs 同时发生地.
图示 13. ad7245a 至 8086 多样的 dac 接口
ad7245a—mc68000 接口
接合 在 这 mc68000 和 这 ad7245a 是 accom-
plished 使用 这 电路 的 图示 14. once 又一次 这 ad7245a
是 使用 在 这 单独的 缓冲 模式. 一个 软件 routine 为 加载-
ing 数据 至 这 ad7245a 是 给 在 表格 vi. 在 这个 例子
这 ad7245a 是 located 在 地址 e000, 和 这 12-位 文字 是
写 至 这 dac 在 一个 move 操作指南.
图示 14. ad7245a 至 68000 接口
表格 vl. 样本 routine 为 加载 ad7245a 从 68000
01000 move.w #x,d0 这 desired dac 数据, x,
是 承载 在 数据 re-
gister 0. x 将 是 任何
值 在 0 和 4094
(decimal) 或者 0 和 offf
(hexadecimal).
move.w d0,$e000 这 数据 x 是 transferred
在 d0 和 这
dac 获得.
move.b #228,d7 控制 是 returned 至 这
系统 监控 程序
使用 这些 二
TRAP #14 说明.
微处理器 interface—ad7248a
图示 15 显示 这 连接 图解 为 接合 这
ad7248a 至 两个都 这 8085a 和 8088 微处理器. 这个
scheme 是 也 suited 至 这 z80 微处理器, 但是 这 z80
地址/数据 总线 做 不 有 至 是 demultiplexed. 数据 至 是
承载 至 这 ad7248a 是 正确的 justified. 这 ad7248a 是
记忆 编排 和 一个 独立的 记忆 地址 为 这 输入
获得 高 字节, 这 输入 获得 低 字节 和 这 dac 获得.
数据 是 第一 写 至 这 ad7248a 输入 获得 在 二 写
行动. 也 这 高 字节 或者 这 低 字节 数据 能 是
写 第一 至 这 ad7248a 输入 获得. 一个 写 至 这
ad7248a dac 获得 地址 transfers 这 输入 获得 数据 至
这 dac 获得 和 updates 这 输出 电压. alternatively,
这
LDAC
输入 能 是 异步的 或者 能 是 一般 至 一个
号码 的 ad7248as 为 同时发生的 updating 的 一个 号码 的
电压 途径.
图示 15. ad7248a 至 8085a/8088 接口
一个 连接 图解 为 这 接口 在 这 ad7248a
和 68008 微处理器 是 显示 在 图示 16. once 又一次
这 ad7248a acts 作 一个 记忆 编排 设备 和 数据 是 正确的
justified. 在 这个 情况 这 ad7248a 是 配置 在 这 自动-
matic 转移 模式 这个 意思 那 这 高 字节 的 这 输入
获得 有 这 一样 地址 作 这 dac 获得. 数据 是 写 至
这 ad7248a 用 第一 writing 数据 至 这 ad7248a 低 字节.
writing 数据 至 这 高 字节 的 这 输入 获得 也 transfers 这
输入 获得 内容 至 这 dac 获得 和 updates 这 输出.
: 点此下载
