TSM67V05
rev. e (21 fev. 97)
5
预告(展)
matra mhs
函数的 描述
这 tsm67v05 有 二 端口 和 独立的 控制,
地址 和 i/0 管脚 那 准许 独立 读/写
进入 至 任何 记忆 location. 这些 设备 有 一个
自动 电源-向下 特性 控制 用 cs
. cs
控制 在-碎片 电源-向下 电路系统 这个 导致 这
端口 影响 至 go 在 保卫-用 模式 当 不
选择 (cs
高). 当 一个 端口 是 选择 进入 至 这
全部 记忆 排列 是 permitted. 各自 端口 有 它的 自己的
输出 使能 控制 (oe
). 在 读 模式, 这 端口’s oe
转变 这 输出 驱动器 在 当 设置 低.
非-conflicting 读/写 情况 是
illustrated 在 表格 1.
这 中断 标记 (int
) 准许 交流 在
端口 或者 系统. 如果 这 用户 chooses 至 使用 这 中断
函数, 一个 记忆 location (邮递 盒 或者 message 中心)
是 assigned 至 各自 端口. 这 left 端口 中断 标记 (int
L
)
是 设置 当 这 正确的 端口 写 至 记忆 location 1ffe
(十六进制). 这 left 端口 clears 这 中断 用 读
地址 location 1ffe. similarly, 这 正确的 端口 中断
标记 (int
R
) 是 设置 当 这 left 端口 写 至 记忆
location 1fff (十六进制), 和 这 正确的 端口 必须 读 记忆
location 1fff 在 顺序 至 clear 这 中断 标记 (int
R
).
这 8 位 message 在 1ffe 或者 1fff 是 用户-定义. 如果 这
中断 函数 是 不 使用, 地址 locations 1ffe 和
1fff 是 不 保留 为 邮递 boxes 但是 变为 部分 的
这 内存. 看 表格 3 为 这 中断 函数.
arbitration 逻辑
这 arbitration 逻辑 将 resolve 一个 地址 相一致 或者 一个
碎片 选择 相一致 向下 至 一个 最小 的 5 ns 和
决定 这个 端口 有 进入. 在 所有 具体情况, 一个 起作用的
BUSY
标记 将 是 设置 为 这 inhibited 端口.
这 busy
flags 是 必需的 当 两个都 端口 attempt 至
进入 这 一样 location 同时发生地.应当 这个
conflict arise, 在-碎片 arbitration 逻辑 将 决定
这个 端口 有 进入 和 设置 这 busy
标记 为 这
inhibited 端口. busy
是 设置 在 speeds 那 准许 这
处理器 至 支撑 这 运作 和 它的 有关联的 地址
和 数据. 它 应当 是 指出 那 这 运作 是 invalid
为 这 端口 为 这个 busy
是 设置 低. 这 inhibited
端口 将 是 给 进入 当 busy
变得 inactive.
一个 conflict 将 出现 当 两个都 left 和 正确的 端口 是
起作用的 和 这 二 地址 coincide. 这 在-碎片
arbitration 确定 进入 在 这些 circumstances.
二 模式 的 arbitration 是 提供 : (1) 如果 这
地址 相一致 和 是 有效的 在之前 cs
在-碎片 控制
逻辑 arbitrates 在 cs
L
和 cs
R
为 进入 ; 或者 (2)
如果 这 cs
s 是 低 在之前 一个 地址 相一致, 在-碎片
控制 逻辑 arbitrates 在 这 left 和 正确的
地址 为 进入 (谈及 至 表格 4). 这 inhibited 端口’s
BUSY
标记 是 设置 和 将 重置 当 这 端口 准予
进入 完成 它的 运作 在 两个都 arbitration 模式.
数据 总线 宽度 expansion
主控/从动装置 描述
expanding 这 数据 总线 宽度 至 16 或者 更多 位 在 一个
双-端口 内存 系统 意思 那 一些 碎片 将 是
起作用的 同时发生地. 如果 每 碎片 有 一个 硬件
arbitrator, 和 这 地址 为 各自 碎片 arrive 在 这
一样 时间 一个 碎片 将 活动 它的 l busy
信号 当
另一 activates 它的 r busy
信号. 两个都 sides 是 now
busy 和 这 cpus 将 wait indefinitely 为 它们的 端口 至
变为 自由.
至 克服 这个 “busy 锁-out” 问题, temic 有
开发 一个 主控/从动装置 系统 这个 使用 一个
单独的 硬件 arbitrator located 在 这 主控. 这
从动装置 有 busy
输入 这个 准许 直接 接口 至
这 主控 和 非 外部 组件,给 一个 速
有利因素 在 其它 系统.
当 双-端口 rams 是 expanded 在 宽度, 这
从动装置 rams 必须 是 阻止 从 writing 直到 这
BUSY
输入 有 被 settled. 否则, 这 从动装置 碎片
将 begin 一个 写 循环 在 一个 conflict situation. 在 这
opposite, 这 写 脉冲波 必须 扩展 一个 支撑 时间 在之外
BUSY
至 确保 那 一个 写 循环 occurs once 这 conflict
是 resolved. 这个 定时 是 固有的 在 所有 双-端口
记忆 系统 在哪里 更多 比 一个 碎片 是 起作用的 在 这
一样 时间.
这 写 脉冲波 至 这 从动装置 必须 是 inhibited 用 这
主控’s 最大 arbitration 时间. 如果 一个 conflict 然后
occurs, 这 写 至 这 从动装置 将 是 inhibited 因为
的 这 主控’s busy
信号.
semaphore 逻辑
这 tsm67v05 是 一个 externaly 快 双-端口 8k x 8
cmos 静态的 内存 和 一个 额外的 8 地址 locations
专心致志的 至 二进制的 semaphore flags. 这些 flags 准许
一个 的 这 processors 在 这 left 或者 正确的 一侧 的 这
双-端口 内存 至 claim priority 在 这 其它 为
功能 定义 用 这 系统 软件. 为 例子,
这 semaphore 标记 能 是 使用 用 一个 处理器 至 inhibit
这 其它 从 accessing 一个 portion 的 这 双-端口 内存
或者 任何 其它 shared resource.
: 点此下载
