TSM67V05
rev. e (21 fev. 97)
8
预告(展)
matra mhs
semaphores 是 一个 有用的 表格 的 arbitration 在 系统
此类 作 disk 接口 在哪里 这 cpu 必须 是 锁 输出
的 一个 段 的 记忆 在 一个 数据 转移 运作,
和 这 i/0 设备 tolerate 任何 wait states. 如果 semaphores
是 使用, 两个都 这 cpu 和 这 i/0 设备 能 进入
assigned 记忆 部分, 不能 没有 这 需要 为
wait states, once 这 二 设备 有 决定 这个
记忆 范围 是 barred 至 这 cpu.
semaphores 是 也 有用的 在 产品 在哪里 非
记忆 wait 状态 是 有 在 一个 或者 两个都 sides.
once 一个 semaphore handshake 有 被 执行, 两个都
processors 能 进入 它们的 assigned 内存 部分 在
全部 速.
另一 应用 是 在 complex 数据 结构. 块
arbitration 是 非常 重要的 在 这个 情况, 自从 一个
处理器 将 是 有责任 为 building 和 updating
一个 数据 结构 whilst 这 其它 处理器 读 和
interprets 它. 一个 主要的 错误 情况 将 是 创建 如果 这
interpreting 处理器 读 一个 incomplete 数据 结构.
一些 sort 的 arbitration 在 这 二 不同的
processors 是 因此 需要. 这 building 处理器
要求 进入 至 这 块, locks 它 和 是 然后 能 至
enter 这 块 至 更新 这 数据 结构. once 这
更新 是 完成 这 数据 结构 将 是 released.
这个 准许 这 interpreting 处理器, 至 返回 至 读
这 完全 数据 结构, 因此 ensuring 一个 consistent
数据 结构.
图示 1. 16-位 主控/从动装置 双-端口 记忆 系统.
TSM67V05
TSM67V05
便条 :
1. 非 arbitration 在 tsm67v05 (从动装置).
BUSY
-在 inhibits 写 在 tsm67v05 从动装置.
图示 2. tsm67v05 – semaphore 逻辑.
: 点此下载
