这 f
LASH
370i 家族 和
Warp2
2
至 任何 号码 的 pim 输入 条款 通过 一个 记忆 元素.
各自 pim 输入 期 是 assigned 至 一个明确的 lab 和 func-
tions 作 一个 输入 期 在 这 labs 产品 期 排列. 在 这个
例子 仅有的 四 pim 输入 条款 是 显示 二 going 至
lab1 和 二 going 至 lab2. 那里 是 一个 sense 放大每 输入
期 至 发现 这 逻辑 水平的, 缓存区 这 信号, 和 驱动 它 在
这 lab. 这 真实 和 complement 的 这 pim 信号 喂养 在
这 产品 期 排列 (不 显示 在 这 图示).自从 每
lab 输出 能连接 至任何 pim 输入, 这 interconnect 是
考虑 100 百分比 routable. 它 从不 lim它的 这 能力 的
这 设备 至 合适 逻辑. 一个 macrocell 输出 能 连接 至 一个
或者 多样的 pim 输入 条款. 这 主要的 drawback 从 使用
一个 记忆 元素 作 一个 interconnect 是这 slower propaga-
tion 延迟 比 这 muxed 为基础 interconnect.
图示 4
显示这 数据 path 的 交流 在 二
labs 使用 这 muxed 为基础interconnect. 在这muxed
为基础 interconnect 一个 mux chooses 一个 的 一个 号码 的 poten-
tial pim 输入 条款 在 这 lab. 这 pim 输入 条款 differ
从 这 排列 为基础 interconnect 在 那 它们 是 输出 从
一个 1 的 n (在哪里 “n” 是 这 号码 的 输入 的 这 mux) mux
instead 的 这 输出 的 一个 连线的 也不 记忆 排列. 这 输入
在 这muxes 是 所有这 输出 的 这 labs 作 好 作
专心致志的 输入 和 输入/输出 管脚.
图示 3
显示 二
pim 输入 条款 输出 从 二 4-至-1 muxes. 在 这个 exam-
ple, macrocell 2 从 lab1 和 macrocell 2 从 lab2 两个都
显示 2 chances 至route 在 这muxes 和 other 输入
having 仅有的 1 chance. 这 wider 这 mux (这 号码 的 在-
puts 在 这 mux) 这 更多 likely 所有 desired 输入 在 各自
lab 将 是 successfully routed 和 这 更多 chances 各自
信号 gets 至 route 在 一个 lab. 这disadvantage 的 大
muxes 是 一个 大 slower 传播 延迟 通过 这 pim
和 增加 消逝 大小.implementations 的 mux-为基础 inter-
connect 相异 在 这 大小 的 这 mux.
特性 的 这 f
LASH
370i cplds
这 f
LASH
370i 家族 的cplds 提供densities 从 2 至 8
labs.
图示 5
显示这 块 图解 的 这 cy7c374i/5i
和 8 labs. 这甚至 号码 的这 家族 (372i,374i) bury
half 的 这 macrocells 为 最大 integration 和 这一样
引脚 作 这 (371i,373i,375i) respectively.
表格 1
显示 这
家族 members offered.
图示 3. 排列-为基础 interconnect
macrocell 1
macrocell 2
LAB1
cell cell
sense 放大
sense 放大
connects 至 所有 pim 输入 条款
cell cell
connects 至 所有 pim 输入 条款
sense 放大
sense 放大
macrocell 1
macrocell 2
LAB2
cell cell
connects 至 所有 pim 输入 条款
cell cell
connects 至 所有 pim 输入 条款
pim term2
pim 期_n
pim 期_n+1
变得 至 lab
产品 期 排列
变得 至 lab
产品 期 排列
cell cell
cell cell
cell cell
cell cell
pim 输入 条款 connects 至 所有
LABS
: 点此下载
